公开(公告)号：CN117093052B

公开(公告)日：2024-02-02

申请号：CN202311344682.3

申请日：2023-10-17

Applicant: 北京开源芯片研究院

Inventor： 陈子皓 ,  甘思锋 ,  权启源 ,  何伟 ,  唐丹 ,  包云岗

IPC: G06F1/12 ,  G06F15/163

Abstract: 本申请提供了一种时钟信号传输方法、装置、设备及介质，涉及电子电路技术领域，方法包括：从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，然后传输至所述目标寄存器，实现处理模块的时钟同步。本申请的时钟信号传输方法，具备延迟小、噪声小，可满足处理模块时钟同步要求的优点。

公开(公告)号：CN117093267B

公开(公告)日：2023-12-22

申请号：CN202311344689.5

申请日：2023-10-17

Applicant: 北京开源芯片研究院

Inventor： 傅腾蛟 ,  勾凌睿 ,  王凯帆 ,  陈键 ,  唐丹 ,  包云岗

IPC: G06F9/30 ,  G06F9/38

Abstract: 本申请提供了一种分支指令跳转地址的存储方法、装置、设备及存储介质，涉及分支目标缓冲器技术领域，包括：获取分支指令的跳转地址，并在跳转地址的位数大于表项的地址位的位数的情况下，从分支目标缓冲器中获取已使用的表项对；在已使用的表项对中存在空闲标签位的情况下，获取空闲标签位所对应的表项和一个空闲表项；将跳转地址拆分为第一分部和第二分部，再将第一分部存储于空闲标签位，和将第二分部存储于空闲表项的地址位，以实现利用已使用的表项对中的空闲标签位存储跳转地址的第一分部，减少了已使用的表项对中的空闲标签位的浪费，解决了在先技术中导致存储资源的浪费的问题。

公开(公告)号：CN116955044B

公开(公告)日：2023-12-22

申请号：CN202311174747.4

申请日：2023-09-12

Applicant: 北京开源芯片研究院

Inventor： 郑楚育 ,  邓晓宇 ,  何伟 ,  唐丹 ,  包云岗

IPC: G06F11/22

Abstract: 本申请提供了一种处理器的缓存工作机制的测试方法、装置、设备及介质，涉及处理器测试技术领域，包括：获取处理器的缓存工作机制信息；根据缓存工作机制信息，对预设的初始测试程序进行配置，获得用于测试处理器的缓存的工作机制的测试程序；测试程序具有多个缓存测试模式；通过测试程序，针对每个缓存测试模式，生成与处理器的至少部分线程一一对应的线程地址，线程地址满足缓存测试模式；通过测试程序，按照每个缓存测试模式对应的线程地址，测试缓存的工作机制，获得测试结果，以实现对处理器(56)对比文件李涛等.面向图形和图像处理的轻核阵列机结构.西安邮电学院学报.2012,(第03期),全文.郭松柳等.片上多处理器的层次化高速测试和验证技术.哈尔滨工程大学学报.2007,(第05期),全文.肖俊华等.片上多处理器中基于步长和指针的预取.计算机工程.2009,(第04期),全文.

公开(公告)号：CN117113907A

公开(公告)日：2023-11-24

申请号：CN202311344674.9

申请日：2023-10-17

Applicant: 北京开源芯片研究院

Inventor： 石侃 ,  刁予涵 ,  徐烁翔 ,  包云岗

IPC: G06F30/367 ,  G06F30/373

Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，将软件模拟器下载到所述可编程逻辑芯片的处理系统中；通过所述待测设计和所述软件模拟器分别执行基准测试程序；在满足快照条件的情况下，通过硬件快照对所述可编程逻辑芯片的状态信息进行保存；将所述状态信息导入仿真软件中进行仿真，以对所述待测设计进行调试。本发明实施例利用FPGA加速提升了验证效率，并利用仿真软件对待测设计进行更细粒度的调试，保证了仿真的自由度和调试效率。

公开(公告)号：CN116679985B

公开(公告)日：2023-11-10

申请号：CN202310945145.8

申请日：2023-07-28

Applicant: 北京开源芯片研究院

Inventor： 薛臻 ,  勾凌睿 ,  陈键 ,  唐丹 ,  包云岗

IPC: G06F9/30 ,  G06F9/38

Abstract: 本申请提供了一种循环分支指令的处理方法、系统、装置、电子设备及计算机可读存储介质，包括：获取针对循环分支指令的错误恢复请求，错误恢复请求是处理器在获得循环分支指令的实际执行结果后发出的，从预设的缓存单元中获取循环分支指令的状态信息；状态信息反映了循环分支指令在循环中的执行情况；根据实际执行结果和目标迭代计数值，更新缓存单元中循环分支指令的状态信息，完成循环分支指令的错误恢复。本申请不用等待指令的提交，以通过更早开始的错误恢复处理，节省了等待指令提交的时间，实现了对高性能处理器的适配，保证了循环预测器内部状态的正确维护，从而提高了预测的准确率和效率。

公开(公告)号：CN116663467B

公开(公告)日：2023-11-10

申请号：CN202310934158.5

申请日：2023-07-27

Applicant: 北京开源芯片研究院

Inventor： 石侃 ,  蔡礼嘉 ,  张子卿 ,  翁伟杰 ,  包云岗

IPC: G06F30/3323 ,  G06F30/331 ,  G06F30/3312 ,  G06F30/327

Abstract: 本发明实施例提供一种断言等效硬件库的构建方法、装置、电子设备及存储介质，涉及计算机技术领域。该方法包括：确定待处理的断言算子的输入信号与输出信号之间的逻辑关系；所述断言算子为所述断言语句中实现基础断言功能的算子；根据所述逻辑关系确定所述断言算子对应的逻辑器件和所述逻辑器件之间的连接方式；按照所述连接方式连接所述断言算子对应的各个逻辑器件，得到所述断言算子对应的基础电路模块；将所述断言算子对应的基础电路模块添加至断言等效硬件库中。本发明实施例可以提升断言语句的电路综合效率，进而实现基于断言的硬件验证。

公开(公告)号：CN116627501B

公开(公告)日：2023-11-10

申请号：CN202310892392.6

申请日：2023-07-19

Applicant: 北京开源芯片研究院

Inventor： 张紫飞 ,  张林隽 ,  王凯帆 ,  陈键 ,  唐丹 ,  包云岗

IPC: G06F9/30

Abstract: 本申请提供了一种物理寄存器的管理方法、装置、电子设备及可读存储介质，包括：为第一指令分配对应的目标逻辑寄存器，并基于为第一指令分配一级物理寄存器；在目标逻辑寄存器被第二指令请求分配的情况下，为第二指令分配二级物理寄存器；将依赖于一级物理寄存器的历史指令，修改为依赖二级物理寄存器，以及将第一指令的执行结果写入二级物理寄存器，将第二指令的执行结果写入一级物理寄存器；在第一指令和第二指令满足预设条件的情况下，释放一级物理寄存器中的数据或二级物理寄存器中的数据。本申请从整体上降低了物理寄存器的数量，节省了物理寄存器的电路占用面积和功耗。

公开(公告)号：CN116339830A

公开(公告)日：2023-06-27

申请号：CN202310611584.5

申请日：2023-05-26

Applicant: 北京开源芯片研究院

Inventor： 唐浩晋 ,  张紫飞 ,  王凯帆 ,  陈键 ,  唐丹 ,  包云岗 ,  郭新贺

IPC: G06F9/30 ,  G06F9/302

Abstract: 本发明实施例提供一种寄存器管理方法、装置、电子设备及可读存储介质，该方法包括：确定待处理的指令序列对应的第一物理寄存器组和第二物理寄存器组；所述第一物理寄存器组中包括所述指令序列中所有指令的目的逻辑寄存器被重命名的物理寄存器编号；所述第二物理寄存器组中包括所述指令序列中各条指令的目的逻辑寄存器在重命名之前对应的物理寄存器编号；若所述第二物理寄存器组中存在目标物理寄存器编号，且所述第一物理寄存器组中不存在所述目标物理寄存器编号，则将所述目标物理寄存器编号写入空闲物理寄存器列表中。本发明实施例能够有效确定出需要释放的物理寄存器，且无需维护任何引用计数器或类似的结构，节省了设计成本。

公开(公告)号：CN119862828A

公开(公告)日：2025-04-22

申请号：CN202510352815.4

申请日：2025-03-24

Applicant: 北京开源芯片研究院

Inventor： 胡楠梓 ,  葛琪 ,  何伟 ,  包云岗 ,  唐丹

IPC: G06F30/33 ,  G06F30/337

Abstract: 本申请提供了一种指令生成方法、装置、电子设备及计算机可读存储介质，包括：获取第一指令格式，所述第一指令格式包括固定位段的编码位置，所述编码位置处设置有对应的预设编码信息；按照所述编码位置对应的编码长度，随机生成多个预设拼接指令；所述预设拼接指令的编码长度与所述编码长度一致；从多个预设指令中，选择指令格式与第二指令格式均不符的所述预设指令作为生成的目标指令；所述预设指令为对所述预设拼接指令进行编码填充后的指令，所述第二指令格式为当前指令集架构中所包含的多个指令格式中除所述第一指令格式之外的任一指令格式。本申请可以提高指令生成效率，以及提高验证的准确性。

公开(公告)号：CN119397969B

公开(公告)日：2025-04-18

申请号：CN202411997230.X

申请日：2024-12-31

Applicant: 北京开源芯片研究院

Inventor： 梁爽 ,  杨华 ,  唐丹 ,  包云岗

IPC: G06F30/33 ,  G06F30/323

Abstract: 本发明实施例提供了一种总线验证方法、装置、电子设备及可读存储介质。该方法包括：通过获取待验证总线的待验证子文件；对所述待验证子文件包含的字符进行解析，以将所述待验证子文件转换为目标验证工具可识别的可识别文件；将所述可识别文件输入至所述目标验证工具中，以获取所述待验证总线的验证结果。这样，通过将待验证总线的待验证子文件解析为目标验证工具可识别的可识别文件，可以通过目标验证工具对待验证总线进行验证，从而通过自动化的解析建模和验证，可以实现自动化的总线验证流程，减少人工干预，提高验证效率。