-
公开(公告)号：CN103904118A
公开(公告)日：2014-07-02
申请号：CN201410085379.0
申请日：2014-03-10
Applicant: 北京大学
IPC: H01L29/78 , H01L21/77 , H01L25/065
CPC classification number: H01L27/1104
Abstract: 本发明公开了一种具有存储器功能的场效应晶体管及其三维集成方法，由上选择管和下选择管及中间的存储单元组成三维结构，且所有的晶体管均为竖直结构，与水平晶体管相比竖直晶体管的布局面积更小，从而可以提高RRAM的集成密度，进一步降低成本。该方法包括：在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。
-
公开(公告)号：CN102611424B
公开(公告)日：2014-06-11
申请号：CN201110435786.6
申请日：2011-12-22
Applicant: 北京大学
Abstract: 本发明公开了一种利用阻变器件实现积分运算方法，涉及半导体集成电路及其制造技术领域，所述方法包括：S1：对待输入信号进行时间采样；S2：对阻变器件进行复位操作；S3：将时间采样后的待输入信号输入所述阻变器件的阳电极；S4：在所述阻变器件的阳电极上输入预设电压；S5：读取所述阻变器件上的电流值；S6：计算获得所述阻变器件的当前电阻值；S7：计算所述阻变器件的初始电阻值与当前电阻值之间的差值，并根据所述差值与所述待输入信号的电压积分值之间的对应关系，以获得所述待输入信号的电压积分值。本发明利用阻变器件的特性，来实现积分器，具有结构简单、高速、低操作电压和电流、工艺兼容、以及成本低廉的特点。
-
公开(公告)号：CN103390629A
公开(公告)日：2013-11-13
申请号：CN201310302371.0
申请日：2013-07-15
Applicant: 北京大学
Abstract: 提供了一种阻变存储器，包括存储阵列，所述存储阵列包括：衬底；衬底隔离层，设置在衬底上；多个叠层结构，设置在衬底隔离层上；多个梳状金属层，沿所述叠层结构的长度方向设置在衬底隔离层和所述多个叠层结构上，每个梳状金属层的梳齿夹在相邻的叠层结构之间；以及多个阻变材料层，每个阻变材料层形成在相应的一个梳状金属层与所述衬底隔离层之间以及所述相应的一个梳状金属层与所述多个叠层结构之间。还提供了该阻变存储器的操作方法和制造方法。
-
公开(公告)号：CN102270654B
公开(公告)日：2013-10-16
申请号：CN201010198033.3
申请日：2010-06-03
Applicant: 北京大学
IPC: H01L27/24 , H01L21/822 , G11C11/56 , G11C16/02
CPC classification number: G11C13/0002 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C2013/0073 , G11C2213/15 , G11C2213/72 , G11C2213/76 , H01L27/2409 , H01L27/2463 , H01L45/1253 , H01L45/16 , H01L45/1608
Abstract: 本申请公开了一种阻变随机访问存储器件及其制造和操作方法，该阻变随机访问存储器件包括阻变存储元件，所述阻变存储元件包括两个电极以及夹在两个电极之间的阻变材料层，并且具有双极阻变特性；以及肖特基二极管，所述肖特基二极管包括彼此接触的金属层和半导体层，其中，所述肖特基二极管的金属层与所述阻变存储元件的一个电极连接。本发明实现了按照双极方式工作的1D-1R配置的阻变随机访问存储器件。
-
公开(公告)号：CN102117822B
公开(公告)日：2013-09-11
申请号：CN200910244442.X
申请日：2009-12-31
Applicant: 北京大学
IPC: H01L27/24 , H01L21/822
Abstract: 本发明具体涉及一种阻变存储器存储单元及其制备方法，属于非挥发性存储器件技术领域。为解决小尺寸下传统平面肖特基二极管驱动电流不足的缺点，本发明提供一种阻变存储器存储单元，包括单晶硅衬底以及阻变存储材料层，所述存储单元还包括肖特基二极管；所述肖特基二极管作为开关及电流驱动单元设置于所述单晶硅衬底与所述阻变存储材料层之间。其中阻变存储材料层和肖特基二极管都可以用传统CMOS工艺来制备。该1D-1R结构可有效克服在小尺寸下传统平面肖特基二极管驱动电流不足的缺点，可有效应用于阻变非挥发性存储器单元中，获得具有足够驱动电流、高密度、高可靠性阻变存储单元，且其制备方法是与传统CMOS工艺相兼容。
-
Patent Agency Ranking
公开(公告)号：CN103137861A
公开(公告)日：2013-06-05
申请号：CN201110393972.8
申请日：2011-12-01
Applicant: 北京大学
CPC classification number: H01L45/146 , G11C13/0002 , G11C13/0007 , G11C2213/15 , G11C2213/52 , G11C2213/73 , G11C2213/77 , H01L27/2463
Abstract: 本申请公开了一种存储器件、存储器阵列及其制造方法，其中，该存储器件包括：由n型半导体材料组成的下电极层；位于下电极层上的阻变材料层；以及位于阻变材料层上的由金属材料组成的上电极层。该存储器件是自整流的可变电阻，可应用于交差阵列存储电路结构，并且适于按比例尺寸缩小，从而可以提高存储器的存储密度。
-
-
-
公开(公告)号：CN102544365A
公开(公告)日：2012-07-04
申请号：CN201210016812.6
申请日：2012-01-18
Applicant: 北京大学
Abstract: 本发明是一种阻变存储器及其制造方法，该阻变存储器包括多个阻变存储单元；每个阻变存储单元包括衬底(101)、在衬底(101)上依次沉积的底电极(102)、阻变层(103)和具有针尖状突出部(1041)的上电极(104)。本发明使用具有刻蚀成针尖状的突出部的上电极来使电场集中在电极尖端附近，从而使导电通道在针尖附近产生，并使得导电通道的通断位置相对固定，这样可以降低阻变存储器的工作电压并提高其高低阻值分布的一致性。
-
公开(公告)号：CN102456157A
公开(公告)日：2012-05-16
申请号：CN201010519997.3
申请日：2010-10-20
Applicant: 北京大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本申请提供了一种神经元器件及神经网络，该神经元器件包括底电极层、顶电极层、以及夹在底电极层和顶电极层之间的阻变材料层，其中，神经元器件在施加恢复脉冲时转变为正常态，而在施加刺激脉冲时转变为兴奋态。神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应，提供权重部分和运算部分的功能。该神经元器件结构简单，便于集成，并且与传统硅基CMOS工艺兼容，非常适合大规模生产，可以实现多种生物功能和复杂的逻辑运算。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.021 seconds)
