-
公开(公告)号：CN104601166A
公开(公告)日：2015-05-06
申请号：CN201510036065.6
申请日：2015-01-23
Applicant: 北京大学
IPC: H03L7/081
Abstract: 本发明公开了一种具有启动控制功能的延时锁相环电路，包括相位检测子电路、压控延时链、一阶滤波电容以及启动控制子电路；所述启动控制子电路初始化控制电压，控制电压落在所述压控延时链的延时控制电压的调节范围内；所述相位检测子电路单元根据基准时钟以及所述压控延时链的反馈时钟的相位关系，调节所述控制电压的值；调节后的所述控制电压经过所述一阶滤波电容滤波后，作为所述压控延时链的延时控制电压，对所述压控延时链进行控制。本发明的电路在电路工作之初设置合适的控制电压，使得压控延时链对基准时钟的时延为其调节范围的一半，充分利用了压控延时链提供的延时范围，并且加快了整个系统的锁定速度，同时本发明不会明显增大芯片面积。
-
公开(公告)号：CN104601116A
公开(公告)日：2015-05-06
申请号：CN201510036059.0
申请日：2015-01-23
Applicant: 北京大学
Abstract: 本发明公开一种基于延时锁相环结构的倍频器，能够解决现有基于延时锁相环结构时钟倍频技术硬件实现代价过大的问题。所述倍频器包括：延时锁相环相位检测电路、压控延时链和边沿组合电路；其中，延时锁相环相位检测电路用于检测所述压控延时链的输入基准时钟信号CLK0和压控延时链的输出反馈时钟信号CLKN之间的相位关系，并产生调节压控延时链时延的控制电压Vc；压控延时链包括N个延时单元，用于产生N个等相位差的多相时钟信号；边沿组合电路由N倍频电路和二分频电路构成，N倍频电路，用于对所述N个等相位差的时钟信号进行边沿组合得到N倍频输出信号，二分频电路，用于对所述N倍频输出信号进行二分频操作，得到占空比为50％的(N/2)倍频输出信号。
-
公开(公告)号：CN104392983A
公开(公告)日：2015-03-04
申请号：CN201410637764.1
申请日：2014-11-06
Applicant: 北京大学
IPC: H01L23/60
Abstract: 本发明涉及集成电路芯片静电放电保护电路领域，尤其涉及一种利用瞬态触发的、维持电压可调的ESD保护电路。该维持电压可调的静电放电保护电路包括瞬态触发模块以及泄放器件可控硅，所述维持电压可调的静电放电保护电路还包括，维持电压调节模块；所述维持电压调节模块，与所述可控硅相连，包括：电阻R2、电容C2、反相器INV1、以及PMOS晶体管Mp1和MP2。本文提供的维持电压可调的静电放电保护电路，能够保证芯片在非工作状态时，维持电压大大低于电源电压，以更充分地泄放静电电荷；芯片在工作状态时，维持电压大于电源电压，以避免闩锁效应。
-
公开(公告)号：CN104347622A
公开(公告)日：2015-02-11
申请号：CN201410461041.0
申请日：2014-09-11
Applicant: 北京大学
IPC: H01L27/02
Abstract: 本发明涉及集成电路芯片静电放电保护领域，尤其涉及一种直流触发型电源钳位ESD保护电路。该直流触发型电源钳位ESD保护电路包括泄放晶体管Mbig，用于泄放静电电荷；直流电压探测电路，连接于电源线VDD与地线VSS之间，并与所述泄放晶体管Mbig相连接，用于判别所述电源线VDD上的脉冲是否为静电放电脉冲，若是，则发送相应信号给所述泄放晶体管Mbig。本发明提出的直流触发型电源钳位ESD保护电路在芯片正常工作时，漏电很小；在ESD事件发生时，其触发电压和维持电压能落在先进工艺下ESD防护窗口范围内，形成有效的ESD保护。
-
公开(公告)号：CN104283201A
公开(公告)日：2015-01-14
申请号：CN201410461667.1
申请日：2014-09-11
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明公开了一种输入级ESD保护电路，所述输入级ESD保护电路包括电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块、二极管模块；本发明通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了在最坏ESD冲击情况下，静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，保证数据的无衰减传输，同时，保证ESD保护设计给芯片带来的额外版图开销很小。
-
Patent Agency Ranking
公开(公告)号：CN103107528B
公开(公告)日：2014-12-10
申请号：CN201210576053.9
申请日：2012-12-26
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明提供一种电源钳位静电放电保护电路，包括有电源管脚、接地管脚，以及用于感应静电放电电压的判定电路（310）；用于将所述判定电路（310）感应到的静电放电电压信号记录并保留，以提供延时的延时电路（320）；用于将所述延时电路（320）保留的静电放电电压信号转换为静电放电触发信号的触发电路（330）和用于在接收到所述静电放电触发信号后，泄放静电电流的钳位电路（340）；本发明将判断电路和延时电路分开，避免了快速上电可能引起的钳位电路误触发，同时，在静电放电冲击时能够使所述钳位电路获得更长的开启时间，提高静电放电保护的可靠性。
-
公开(公告)号：CN102394653B
公开(公告)日：2014-01-08
申请号：CN201110375725.5
申请日：2011-11-23
Applicant: 北京大学
IPC: H03M1/66
Abstract: 本发明公开了一种数模转换器及数模转换方法，涉及数字信号处理技术领域，所述数模转换器的结构为一颗具有n+1层的完全二叉树，所述完全二叉树的根节点与一个n+1位数字信号数据的输入端连接，所述完全二叉树具有2n个叶节点、且每个叶节点均为一个1位DAC单元，所述完全二叉树中除叶节点外的其他节点均为编码子模块，所述2n个叶节点的输出端均与累加器连接。本发明所采用的数模转换器和基于该数模转换器的方法中的DEM编码转换方案，不仅减少了数模转换方法中过多的开关跳变，达到了减小动态误差的效果；还使得DEM编码的输出具有一定的随机性，能将失配引起的失真转换为噪声。
-
公开(公告)号：CN102290983B
公开(公告)日：2014-01-01
申请号：CN201110162462.X
申请日：2011-06-16
Applicant: 北京大学
IPC: H02M3/07
Abstract: 本发明公开了一种电荷泵，涉及集成电路技术领域。该电荷泵包括：第一电荷泵电路，以电源电压以及两相时钟信号为输入，用于将电源电压提升至第一设定电压值并输出；时钟信号电压转换电路，以所述第一电荷泵电路的输出电压以及所述两相时钟信号为输入，用于将所述两相时钟信号的摆幅提升至所述输出电压，并输出提升后的两相时钟信号；第二电荷泵电路，以所述第一电荷泵电路的输出电压、所述两相时钟信号以及所述提升后的两相时钟信号为输入，用于将所述输出电压提升至第二设定电压值并输出。本发明的电荷泵采用两级结构，提高后一级电荷泵电路的时钟幅度，从而提高了电荷泵整体输出电压上升速度，并能提供更高的输出电压。
-
公开(公告)号：CN102420614B
公开(公告)日：2013-10-02
申请号：CN201110374004.2
申请日：2011-11-22
Applicant: 北京大学
IPC: H03M3/02
Abstract: 本发明公开了一种Sigma-Delta调制器及包含其的模数转换器，所述调制器包括：由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量化器的输出端到第一模拟减法器依次连接的第一反馈DAC、第一模拟差分器和第二增益单元、由量化器的输出端到第二模拟减法器依次连接的第二反馈DAC、第二模拟差分器和第四增益单元组成；第一模拟减法器将所述第一增益单元输出的信号与第一反馈通路输出的信号做差；第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差。本发明可以在整形反馈DAC的组件失配的同时，消除DAC反馈通路的数字逻辑延迟。
-
公开(公告)号：CN102255304B
公开(公告)日：2013-09-11
申请号：CN201110201952.6
申请日：2011-07-19
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明公开了一种ESD电源箝位电路，涉及半导体集成芯片的ESD保护技术领域。该电路包括电源管脚VDD、接地管脚VSS、及连接至所述电源管脚VDD与接地管脚VSS之间的静电放电检测结构及箝位器件，所述静电放电检测结构进一步包括：电容电阻耦合结构，由串联在所述电源管脚VDD及接地管脚VSS之间的电容及电阻构成，用于检测并输出所述电源管脚VDD或接地管脚VSS上的静电放电电压；D锁存器结构，连接于所述电容与电阻的连接点与所述箝位晶体管的栅极之间，用于将所述电容电阻耦合结构输出的电压传送至所述箝位器件。本发明的ESD电源箝位电路版图面积小且能够有效防止误触发现象的发生。
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.026 seconds)
