-
公开(公告)号：CN101339958B
公开(公告)日：2010-09-08
申请号：CN200810129578.1
申请日：2008-07-02
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置，其具备：在栅电极和引出部之间，以与槽部的另一侧面邻接的方式形成，并且以比槽部的下端部更向下方延伸的方式形成的第二导电型的第一杂质区域，该栅电极在以一侧面与源极区域及基极区域邻接的方式形成的槽部内隔着绝缘膜形成；该引出部是在槽部和基极区域的下方存在的漏极区域的引出部。
-
公开(公告)号：CN100539148C
公开(公告)日：2009-09-09
申请号：CN200710006758.6
申请日：2007-02-06
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L27/04 , H01L23/60 , H01L21/822 , H01L21/76 , H01L21/761
CPC classification number: H01L29/8611 , H01L29/7412
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，当对电极焊盘施加过电压时，芯片内的电路元件会被破坏。本发明的半导体装置中，N型外延层(3)由分离区域(4、5)划分为多个元件形成区域。在元件形成区域之一上形成有电阻(1)。在电阻(1)的周围形成具有PN结区域(22、23)的保护元件。PN结区域(22、23)比电阻(1)的PN结区域(21)的结击穿电压低。根据该结构，当对用于向P型扩散层9施加电压的电极用焊盘施加负的ESD电涌时，PN结区域(22、23)击穿，能够保护电阻(1)。
-
公开(公告)号：CN100490096C
公开(公告)日：2009-05-20
申请号：CN200510108831.1
申请日：2005-09-30
Applicant: 三洋电机株式会社
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823807 , H01L21/823814 , H01L21/823828 , H01L21/823878
Abstract: 半导体装置及其制造方法。在现有的半导体装置的制造方法中具有难以在偏移区域上位置精度良好地形成漏极扩散层的问题，而本发明的半导体装置的制造方法，在外延层(5)上面堆积硅氧化膜(12)、多晶硅膜(13)以及氮化硅膜(14)。在多晶硅膜(13)及氮化硅膜(14)上形成用于形成LOCOS氧化膜(22)的开口部(21)。并且，使用该开口部(21)，利用自整合技术由离子注入而形成P型扩散层(18)。之后，在开口部(21)上形成LOCOS氧化膜(22)。通过该制造方法能够在偏移区域上位置精度良好地形成用作为漏极区域的P型扩散层。
-
公开(公告)号：CN100468775C
公开(公告)日：2009-03-11
申请号：CN200610071479.3
申请日：2006-03-24
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L29/78
CPC classification number: H01L27/088 , H01L29/0696 , H01L29/086 , H01L29/0878 , H01L29/0882 , H01L29/456 , H01L29/66689 , H01L29/7816
Abstract: 本发明涉及一种半导体装置，在现有的半导体装置中，由于N沟道型MOS晶体管的漏极结构，而存在ON电阻值增大的问题。在本发明的半导体装置中，在P型衬底(1)上堆积有N型外延层(2)。在外延层(2)上形成有作为背栅极区域使用的P型扩散层(5)。作为漏极区域使用的N型扩散层(8)包围P型扩散层(5)的周围而形成。而且，P型扩散层(5)和N型扩散层(8)将其一部分区域重叠。根据该结构，可使漏极-源极间的分开距离缩短，且可降低ON电阻值。另外，由于可在漏极区域形成浓度斜度，故可在缩小元件形成区域的同时，维持耐压特性。
-
公开(公告)号：CN100454544C
公开(公告)日：2009-01-21
申请号：CN200610007007.1
申请日：2006-02-14
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，跨度(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽阔的区域，且形成有过电压保护用的PN接合区域(17)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域17的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可由过电压保护半导体装置。
-
Patent Agency Ranking
公开(公告)号：CN101064304A
公开(公告)日：2007-10-31
申请号：CN200710006759.0
申请日：2007-02-06
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L27/04 , H01L23/60 , H01L21/822 , H01L21/76 , H01L21/761
CPC classification number: H01L29/7322 , H01L27/0248 , H01L29/0619
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，当对电极焊盘施加过电压时，芯片内的电路元件会被破坏。本发明的半导体装置中，N型外延层(3)由分离区域(4、5)划分为多个元件形成区域。在元件形成区域之一上形成有NPN晶体管(1)。在NPN晶体管(1)的周围形成具有PN结区域(21、22)的保护元件。PN结区域(21、22)比NPN晶体管(1)的PN结区域(20)的结击穿电压低。根据该结构，当对基电极用的焊盘施加负的ESD电涌时，PN结区域(21、22)击穿，能够保护NPN晶体管(1)。
-
公开(公告)号：CN101005069A
公开(公告)日：2007-07-25
申请号：CN200610143570.1
申请日：2006-11-09
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L27/04 , H01C10/16 , H01L21/82 , H03K17/687
CPC classification number: H03F1/30 , H03F1/301 , H03F1/302 , H03F3/3435 , H03F3/345 , H03F2200/93 , H03H7/25
Abstract: 在本发明的一种熔断电路中，作为熔断元件使用了由多晶硅膜或钨硅膜构成的电阻(5～9)，作为将电阻(5～9)的一部分或全部熔断的驱动元件，使用低耐压的MOS晶体管(10～14)。因而，通过使用MOS晶体管(10～14)，可以缩小驱动元件的形成区域，可以减小IC芯片的面积。本发明能够解决在现有的电流调整电路中，因将齐纳二极管作为熔断元件而使用高耐压的双极性晶体管，所以存在不能高效率地利用IC芯片面积的问题。
-
公开(公告)号：CN1992339A
公开(公告)日：2007-07-04
申请号：CN200610149408.0
申请日：2006-11-17
Applicant: 三洋电机株式会社
IPC: H01L29/735 , H01L21/331
CPC classification number: H01L29/735 , H01L29/1008 , H01L29/6625
Abstract: 一种半导体装置及其制造方法，其所要解决的问题是在以往的半导体装置中，外延层表面具有最小的基极宽度，难以得到希望的hfe值。本发明的半导体装置中，在P型单晶硅基板(2)上层叠N型外延层(4)。在外延层(4)上形成作为基极引出区域的N型扩散层(5)、作为发射极区域的P型扩散层(6、7)、作为集电极区域的P型扩散层(8、9)。发射极区域在其深向部位具有比其表面附近的扩散宽度宽的区域，横型PNP晶体管(1)在外延层(4)深向部位形成最小基极宽度。根据该构造，可抑制自由载流子(空穴)的表面再复合，得到希望的hfe值。
-
公开(公告)号：CN1941373A
公开(公告)日：2007-04-04
申请号：CN200610127037.6
申请日：2006-09-21
Applicant: 三洋电机株式会社
IPC: H01L27/04 , H01L21/761 , H01L21/822
CPC classification number: H01L21/761 , H01L21/823481 , H01L27/088 , H01L29/456 , H01L29/7816 , H01L29/7833
Abstract: 提供一种半导体装置及其制造方法。在以往的半导体装置中，由于向构成隔离区域的P型的扩散层的横方向的扩散变宽，有难以缩小设备大小的问题。在本发明的半导体装置中，在P型的单晶硅基板(6)上形成有N型的外延层(8)。基板(6)及外延层(8)由隔离区域(3)划分为多个元件形成区域。连结P型的埋入扩散层(47)和P型的扩散层(48)而形成隔离区域(3)。而且，P型的埋入扩散层(47)与N型的埋入扩散层(7、30)形成PN结。另一方面，P型的扩散层(48)与N型的扩散层(19、40)形成PN结。通过该结构，P型的埋入扩散层(47)及P型扩散层(48)，能够抑制横方向的扩散变宽，缩小设备大小。
-
公开(公告)号：CN1828898A
公开(公告)日：2006-09-06
申请号：CN200610007007.1
申请日：2006-02-14
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，跨度(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽阔的区域，且形成有过电压保护用的PN接合区域(17)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域17的击穿电压比源－漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可由过电压保护半导体装置。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.071 seconds)
