-
公开(公告)号：CN116031209A
公开(公告)日：2023-04-28
申请号：CN202211311828.X
申请日：2022-10-25
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
Abstract: 一种制造半导体器件的方法，包括：形成从衬底沿第一方向延伸并具有第一区域和第二区域的半导体结构；形成与半导体结构的第一区域相交并沿垂直于第一方向的第二方向延伸的牺牲栅图案；减小半导体结构的暴露于牺牲栅图案的至少一侧的第二区域在第二方向上的宽度；通过去除半导体结构的第二区域的一部分来形成至少一个凹陷部分；在牺牲栅图案的至少一侧在半导体结构的凹陷部分中形成一个或多个源/漏区；通过去除牺牲栅图案形成至少一个间隙区；以及通过在间隙区沉积栅介电层和栅电极来形成栅结构。
-
公开(公告)号：CN113948511A
公开(公告)日：2022-01-18
申请号：CN202110470776.X
申请日：2021-04-28
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/762
Abstract: 公开了半导体器件及形成半导体器件的方法。半导体器件可以包括：衬底，包括彼此间隔开的第一区域和第二区域，其中器件隔离层介于所述第一区域和所述第二区域之间；第一栅电极和第二栅电极，分别位于第一区域和第二区域上；绝缘分离图案，将第一栅电极和第二栅电极彼此分离，并在横穿第一方向的第二方向上延伸；连接结构，将第一栅电极电连接到第二栅电极；以及第一信号线，电连接到连接结构。第一栅电极和第二栅电极在第一方向上延伸并且在第一方向上彼此对准。第一信号线可以在第二方向上延伸并且可以与绝缘分离图案竖直地重叠。
-
公开(公告)号：CN113725218A
公开(公告)日：2021-11-30
申请号：CN202110338820.1
申请日：2021-03-30
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件，包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并在第一方向上延伸。所述一对源极/漏极图案中的一个包括第一半导体层和其上的第二半导体层。第一半导体层与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度分别是第一宽度、第二宽度、第三宽度，第二宽度大于第一宽度并且小于第三宽度。
-
公开(公告)号：CN112786702A
公开(公告)日：2021-05-11
申请号：CN202010950542.0
申请日：2020-09-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/16
Abstract: 一种半导体器件，包括：有源结构，在衬底上，有源结构包括在与衬底的上表面垂直的竖直方向上交替且重复地堆叠的硅锗图案和硅图案；半导体层，在有源结构的在与衬底的上表面平行的第一方向上面对的侧壁上，半导体层是源极/漏极区；以及栅结构，在有源结构的表面和衬底上，栅结构在与第一方向垂直的第二方向上延伸，其中硅锗图案是富硅硅锗。
-
公开(公告)号：CN110797388A
公开(公告)日：2020-02-14
申请号：CN201910571224.0
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/41 , H01L21/336 , H01L29/78
Abstract: 提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。
-
Patent Agency Ranking
公开(公告)号：CN110739311A
公开(公告)日：2020-01-31
申请号：CN201910603163.1
申请日：2019-07-05
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L27/02 , H01L29/417 , H01L21/762 , H01L21/8244 , H01L21/28
Abstract: 一种半导体器件包括在衬底的逻辑单元区域的PMOSFET部分上的第一有源图案、在逻辑单元区域的NMOSFET部分上的第二有源图案、在衬底的存储单元区域上的第三有源图案、在第三有源图案之间的第四有源图案、以及填充多个第一沟槽和多个第二沟槽的器件隔离层。每个第一沟槽插置在第一有源图案之间和第二有源图案之间。每个第二沟槽插置在第四有源图案之间以及在第三有源图案与第四有源图案之间。第三有源图案和第四有源图案的每个包括彼此垂直间隔开的第一半导体图案和第二半导体图案。第二沟槽的深度大于第一沟槽的深度。
-
公开(公告)号：CN110689911A
公开(公告)日：2020-01-14
申请号：CN201910520336.3
申请日：2019-06-17
Applicant: 三星电子株式会社
IPC: G11C11/22 , H01L27/11 , H01L27/108
Abstract: 半导体存储器设备包括：存储器单元阵列，包括存储器单元；行解码器，其通过第一导线连接到存储器单元阵列；写入驱动器和读出放大器，其通过第二导线连接到存储器单元阵列；电压发生器，用于向行解码器供应第一电压，并向写入驱动器和读出放大器供应第二电压；和数据缓冲器，其连接到写入驱动器和读出放大器，并且在写入驱动器和读出放大器与外部设备之间传输数据。行解码器、写入驱动器和读出放大器、电压发生器和数据缓冲器中的至少一个包括用于放大电压的第一铁电电容器。
-
公开(公告)号：CN106098775A
公开(公告)日：2016-11-09
申请号：CN201610282358.7
申请日：2016-04-29
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/768
Abstract: 本公开涉及半导体器件。一种半导体器件包括：栅结构，其在衬底上在第二方向上延伸；源/漏层，设置于衬底的在交叉第二方向的第一方向上与栅结构相邻的部分上；第一导电接触插塞，在栅结构上；以及第二接触插塞结构，其设置在源/漏层上。第二接触插塞结构包括第二导电接触插塞和绝缘图案，第二导电接触插塞和绝缘图案沿第二方向设置并且彼此接触。第一导电接触插塞和绝缘图案在第一方向上彼此相邻。第一和第二导电接触插塞彼此间隔开。
-
公开(公告)号：CN101582296B
公开(公告)日：2013-12-11
申请号：CN200910128693.1
申请日：2009-03-24
Applicant: 三星电子株式会社
IPC: G11C23/00 , H01L27/108
Abstract: 本发明公开了机电开关及其形成方法。本发明提供了一种存储器装置，该存储器装置包括形成在存储器单元中的贮存节点、第一电极和第二电极，贮存节点贮存电荷，第一电极包括电连接到第二部分的第一部分，当第二电极被赋予能量时，第一部分移动以连接到贮存节点。
-
公开(公告)号：CN111312801B
公开(公告)日：2025-01-21
申请号：CN201910949506.X
申请日：2019-10-08
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
Abstract: 提供了一种半导体装置。半导体装置包括在第一方向上延伸的栅极结构。半导体装置包括有源图案，其与栅极结构相交并具有在第一方向上的宽度和在第二方向上的高度。宽度小于高度。另外，半导体装置包括电连接到有源图案的源极/漏极区。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.043 seconds)
