-
公开(公告)号：CN101350251A
公开(公告)日：2009-01-21
申请号：CN200810145684.9
申请日：2003-09-09
Applicant: TDK株式会社
Abstract: 本发明涉及一种叠层电容器。在电介质单体(12)内，从上到下按顺序配置第1内部导体(21)、第2内部导体(23)、第1内部导体(22)和第2内部导体(24)。第1内部导体(21、22)分别引出到电介质单体的相互对置的2个侧面。一对第2内部导体(23、24)分别引出到和分别引出第1内部导体(21、22)的相互对置的2个侧面不同的相互对置的2个侧面上。在电介质单体(12)的4个侧面分别配置端子电极(31～34)，使其分别连接在这4个内部导体(21～24)上。
-
公开(公告)号：CN101345134A
公开(公告)日：2009-01-14
申请号：CN200810128032.4
申请日：2008-07-09
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明的层叠电容器，具备：电容器素体，层叠有多个绝缘体层；第1及第2端子电极，配置在电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的一个外表面上；第1内部电极群，具有与第1端子电极连接的第1内部电极，和与第2端子电极连接的第2内部电极；第2内部电极群，具有与第1端子电极连接的第3内部电极，与第2端子电极连接的第4内部电极，不与第1及第2端子电极连接的至少一个中间内部电极，第1及第2内部电极，以在第1及第2内部电极之间以形成一个静电容量成分的方式，夹持绝缘体层而配置，第3及第4内部电极，和中间内部电极，以在第3及第4内部电极之间形成多个静电容量成分的方式，夹持绝缘体层而配置。
-
公开(公告)号：CN101315832A
公开(公告)日：2008-12-03
申请号：CN200810108839.1
申请日：2008-05-29
Applicant: TDK株式会社
Abstract: 本发明涉及一种层叠电容器，其具备：电容器素体，其具有互相相对的第1和第2面、以连接第1和第2面的形式在第1和第2面相对的第1方向上延伸的第3面；第1内部电极以及第2内部电极，夹持着电容器素体的至少一部分以相对于第2方向的形式被配置于电容器素体内，第2方向垂直于第1方向且垂直于第3面；第1端子电极，其具有第1电极部分和第2电极部分；第2端子电极，其具有第1电极部分和第2电极部分。第1和第2端子电极的第2电极部分，在从第2方向进行透视的时候，在其第1方向上的端部中，以夹持在由第1内部电极和第2内部电极所夹持的素体区域的第1方向上的端部的至少一部分的形式，在垂直于第1和第2方向的第3方向上互相分离。
-
公开(公告)号：CN101165824A
公开(公告)日：2008-04-23
申请号：CN200710170259.0
申请日：2004-02-18
Applicant: TDK株式会社
Abstract: 在电介质体(12)内配置内部导体层(14)，在隔着陶瓷层(12A)的内部导体层(14)的里侧配置内部导体层(16)。沿陶瓷层的层叠方向Y的电介质体(12)的边的长度W，构成为比沿着与沿该层叠方向(Y轴方向)的边交叉的方向(X、Y轴方向)的其他的任何两边的长度L、T长。在各内部导体层(14)、(16)形成切口部(18a)、(18b)，夹着切口部(18a)内部导体层(14)被分割成通路部(20A)、(20B)，夹着切口部(18b)内部导体层(16)被分割成通路部(22A)、(22B)。这些通路部经由各自的切后残留端部(19)来连接，电流向相互反方向流动。能够大幅降低层叠电容的有效电感并可以使CPU用的电源的电压变动变小。
-
公开(公告)号：CN1988081A
公开(公告)日：2007-06-27
申请号：CN200610169902.3
申请日：2006-12-22
Applicant: TDK株式会社
Abstract: 一种多层电容器，包括其中交替层叠有多个介电层和多个第一和第二内部电极的多层体以及在多层体上形成的多个外部导体(第一和第二端子导体以及第一和第二外部连接导体)。每个外部导体在多层体相互相对的两个侧面中的一个侧面上形成。每个第一和第二内部电极与相对应的外部连接导体电连接。至少一个第一内部连接导体和至少一个第二内部连接导体在多层体中层叠。每个内部连接导体与相对应的端子和外部连接导体电连接。多层电容器的等效串联电阻通过调节内部连接导体的数目或位置设定为所需的数值。
-
Patent Agency Ranking
公开(公告)号：CN1783666A
公开(公告)日：2006-06-07
申请号：CN200510124386.8
申请日：2005-11-29
Applicant: TDK株式会社
Inventor： 富樫正明
CPC classification number: H02K11/026 , H03H2001/0014
Abstract: 本发明提供一种具有优良的电噪声消除效果的噪声滤波器和电动机。噪声滤波器10具备衬底11和电容器15，衬底11上形成了：使电源线穿过的贯通孔12；位置靠近贯通孔12，同时与穿过该贯通孔12的电源线电连接的第1导体图案13；与第1导体图案13电绝缘的第2导体图案14；另外，电容器15被配置在衬底11上，同时串联连接于第1导体图案13和第2导体图案14之间。
-
公开(公告)号：CN1591718A
公开(公告)日：2005-03-09
申请号：CN200410068262.8
申请日：2004-08-27
Applicant: TDK株式会社
Inventor： 富樫正明
CPC classification number: H01G4/35 , H01G4/012 , H01G4/30 , H03H1/0007 , H03H2001/0014 , H03H2001/0085
Abstract: 本发明提供一种噪声滤波器，包括：将电介体层叠层而形成的电介体坯料；配置在电介体坯料的一侧面上，分别与外部电路连接而成的一对第1端子电极；配置在一对的第1端子电极所存在的侧面上，与外部电路连接而成的第2端子电极；配置在电介体坯料内，并且各自的一端分别连接在一对的第1端子电极上的一对第1内部导体；配置在电介体坯料的侧面上，并且在电介体坯料的外侧使一对的第1内部导体的另一端彼此连接的连结电极；以及用电介体层与一对的第1内部导体隔开，至少配置在电介体坯料内的一对的第1内部导体之间，并且一端被引出至电介体坯料的侧面来与第2端子电极连接的第2内部导体。因此，得到进一步提高了噪声除去效果的噪声滤波器。
-
公开(公告)号：CN101763943B
公开(公告)日：2012-07-18
申请号：CN200910261100.9
申请日：2009-12-22
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明提供一种层叠电容器，其特征在于：第1端子电极(40)的第2端子部(42)具有：宽度比第1内部电极(20)中的引出部(22)的第1引出宽度宽的宽幅部(42a)、宽度在第1和第2侧面(13，14)侧从宽幅部(42a)向第2端子电极(50)变窄的窄幅部(42b)。在层叠电容器(1)中，通过该宽幅部(42a)，使流过第1内部电极(20)的引出部(22)的电流的方向与流过第1端子电极(40)的电流的方向相反，从而抵消磁场并降低ESL，而且，通过窄幅部(42b)，在将层叠电容器(1)的端子电极(40，50)安装于线路基板等的时候，能够抑制第1端子电极(40)以及第2端子电极(50)之间的焊锡搭桥。
-
公开(公告)号：CN101465204B
公开(公告)日：2012-05-23
申请号：CN200810186166.1
申请日：2008-12-19
Applicant: TDK株式会社
Abstract: 本发明提供一种叠层电容器阵列，其中，多个第一内部电极中的至少一个第一内部电极和第二内部电极以在其间夹着至少一层电介质层而相互相对的方式定位。第三和第四内部电极以在其间夹着至少一层电介质层而相互相对的方式定位。多个第一内部电极通过引出导体与第一外部连接导体电连接。第二内部电极通过引出导体与第二端子导体电连接。第三内部电极通过引出导体与第三端子导体电连接。第四内部电极通过引出导体与第四端子导体电连接。多个第一内部电极中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第一内部电极通过引出导体与第一端子导体电连接。
-
公开(公告)号：CN101236837B
公开(公告)日：2012-05-23
申请号：CN200710303576.5
申请日：2007-10-31
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明的层叠电容器具有：层叠多个电介质层(12a、12b)形成的大致立方体形状的电介质基体(12)；在电介质基体(12)中，设定为相互不同的电位的多个第1内层用导体层(21)和第2内层用导体层(22)，经由电介质层(12a)交替层叠为在层叠方向Z上相互重叠，形成电容器的内部电极电路的内层部(17)；在电介质基体(12)中，在层叠方向Z上与内层部(17)的两个端面中的至少一个邻接、设定为相互不同的电位的多个第1外层用导体层(23)和第2外层用导体层(25)，经由电介质层(12b)层叠为在层叠方向Z上不相互重叠的外层部(19a、19b)；至少在电介质基体(12)的侧面中相对于层叠方向Z平行的侧面上形成、并设定为相互不同的电位的多个第1端子电极(31)和第2端子电极(32)。各个第1端子电极(31)与至少一个第1内层用导体层(21)和多个第1外层用导体层(23)连接，各个第2端子电极(32)与至少一个第2内层用导体层(22)和多个第2外层用导体层(25)连接。位于外层部(19a、19b)的电介质层(12b)在与邻接该电介质层(12b)的一对第1外层用导体层(23)或者一对第2外层用导体层(25)重叠的区域中，具有多个针孔导体部(20)，该多个针孔导体部(20)使邻接该电介质层(12b)的一对该第1外层用导体层(23)彼此或一对该第2外层用导体层(25)彼此在层叠方向Z上相互连接。
-
-
-
-
-
-
-
-
-
Search Results
158
records
(took 0.028 seconds)
