-
公开(公告)号：CN101763943B
公开(公告)日：2012-07-18
申请号：CN200910261100.9
申请日：2009-12-22
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明提供一种层叠电容器，其特征在于：第1端子电极(40)的第2端子部(42)具有：宽度比第1内部电极(20)中的引出部(22)的第1引出宽度宽的宽幅部(42a)、宽度在第1和第2侧面(13，14)侧从宽幅部(42a)向第2端子电极(50)变窄的窄幅部(42b)。在层叠电容器(1)中，通过该宽幅部(42a)，使流过第1内部电极(20)的引出部(22)的电流的方向与流过第1端子电极(40)的电流的方向相反，从而抵消磁场并降低ESL，而且，通过窄幅部(42b)，在将层叠电容器(1)的端子电极(40，50)安装于线路基板等的时候，能够抑制第1端子电极(40)以及第2端子电极(50)之间的焊锡搭桥。
-
公开(公告)号：CN101465204B
公开(公告)日：2012-05-23
申请号：CN200810186166.1
申请日：2008-12-19
Applicant: TDK株式会社
Abstract: 本发明提供一种叠层电容器阵列，其中，多个第一内部电极中的至少一个第一内部电极和第二内部电极以在其间夹着至少一层电介质层而相互相对的方式定位。第三和第四内部电极以在其间夹着至少一层电介质层而相互相对的方式定位。多个第一内部电极通过引出导体与第一外部连接导体电连接。第二内部电极通过引出导体与第二端子导体电连接。第三内部电极通过引出导体与第三端子导体电连接。第四内部电极通过引出导体与第四端子导体电连接。多个第一内部电极中，数量在1个以上、且在比该第一内部电极的总数少1个的数目以下的第一内部电极通过引出导体与第一端子导体电连接。
-
公开(公告)号：CN101236837B
公开(公告)日：2012-05-23
申请号：CN200710303576.5
申请日：2007-10-31
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明的层叠电容器具有：层叠多个电介质层(12a、12b)形成的大致立方体形状的电介质基体(12)；在电介质基体(12)中，设定为相互不同的电位的多个第1内层用导体层(21)和第2内层用导体层(22)，经由电介质层(12a)交替层叠为在层叠方向Z上相互重叠，形成电容器的内部电极电路的内层部(17)；在电介质基体(12)中，在层叠方向Z上与内层部(17)的两个端面中的至少一个邻接、设定为相互不同的电位的多个第1外层用导体层(23)和第2外层用导体层(25)，经由电介质层(12b)层叠为在层叠方向Z上不相互重叠的外层部(19a、19b)；至少在电介质基体(12)的侧面中相对于层叠方向Z平行的侧面上形成、并设定为相互不同的电位的多个第1端子电极(31)和第2端子电极(32)。各个第1端子电极(31)与至少一个第1内层用导体层(21)和多个第1外层用导体层(23)连接，各个第2端子电极(32)与至少一个第2内层用导体层(22)和多个第2外层用导体层(25)连接。位于外层部(19a、19b)的电介质层(12b)在与邻接该电介质层(12b)的一对第1外层用导体层(23)或者一对第2外层用导体层(25)重叠的区域中，具有多个针孔导体部(20)，该多个针孔导体部(20)使邻接该电介质层(12b)的一对该第1外层用导体层(23)彼此或一对该第2外层用导体层(25)彼此在层叠方向Z上相互连接。
-
公开(公告)号：CN101345133B
公开(公告)日：2012-01-25
申请号：CN200810128031.X
申请日：2008-07-09
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明涉及一种层叠电容器，其特征在于具备：电容器素体，具有被层叠的多个绝缘体层、以夹持多个绝缘体层中的至少1个绝缘体层并相对的方式而配置的各自多个第1内部电极和第2内部电极；第1及2端子电极，其配置在，电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的一个外表面上；连接导体，其配置在，电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的外表面上，在多个第1内部电极中包含两种内部电极，分别是与第1端子电极和连接导体连接的内部电极，和仅与连接导体连接的内部电极，多个第2内部电极与第2端子电极连接。
-
公开(公告)号：CN101236838B
公开(公告)日：2011-04-06
申请号：CN200810004811.3
申请日：2008-02-02
Applicant: TDK株式会社
Abstract: 层叠电容器的电容素体中，配置有夹着电介体层相对的第1以及第2内部电极。第1内部电极具有，包含裂缝状的非容量形成区域和容量形成区域的主电极部分、以及引出电极部分。从第1方向看时，非容量形成区域和引出电极部分被设定为，非容量形成区域和引出电极部分在平行于电容素体的第1侧面且垂直于第1方向的第2方向上有重叠。
-
Patent Agency Ranking
公开(公告)号：CN101510463B
公开(公告)日：2011-03-23
申请号：CN200910007242.2
申请日：2009-02-13
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 本发明涉及一种叠层电容器，其特征在于：第1内部导体具有第1部分；第2内部导体具有引出部和连接于该引出部的主电极部；第2内部导体与第1内部导体配置在同一层；第3内部导体具有引出部和连接于该引出部的主电极部；第3内部导体以隔着电介质层与第2内部导体在叠层体的叠层方向上相邻的方式配置；第4内部导体具有引出部和连接于该引出部的主电极部；第4内部导体以隔着电介质层与第3内部导体在叠层方向上相邻的方式配置；从叠层方向观察时，第3内部导体的主电极部与第2及第4内部导体的主电极部重叠；第1部分的宽度小于叠层体的长边方向上的第2内部导体的主电极部的宽度以及叠层体的短边方向上的第2内部导体的主电极部的宽度。
-
公开(公告)号：CN101276685B
公开(公告)日：2011-02-16
申请号：CN200810086399.4
申请日：2008-03-31
Applicant: TDK株式会社
Inventor： 富樫正明
IPC: H01G4/30
Abstract: 在贯通型层叠电容器的电容器素体上配置有接地用内部电极和信号用内部电极。接地用内部电极具有第1和第2接地用主电极部、接地用连接电极部、以及第1和第2接地用引出电极部，该接地用连接电极部不具有与信号用内部电极相对的区域。信号用内部电极具有第1和第2信号用主电极部、信号用连接电极部、以及第1和第2信号用引出电极部，该信号用连接电极部不具有与接地用内部电极相对的区域。
-
公开(公告)号：CN101165824B
公开(公告)日：2010-12-15
申请号：CN200710170259.0
申请日：2004-02-18
Applicant: TDK株式会社
Abstract: 在电介质体(12)内配置内部导体层(14)，在隔着陶瓷层(12A)的内部导体层(14)的里侧配置内部导体层(16)。沿陶瓷层的层叠方向Y的电介质体(12)的边的长度W，构成为比沿着与沿该层叠方向(Y轴方向)的边交叉的方向(X、Y轴方向)的其他的任何两边的长度L、T长。在各内部导体层(14)、(16)形成切口部(18a)、(18b)，夹着切口部(18a)内部导体层(14)被分割成通路部(20A)、(20B)，夹着切口部(18b)内部导体层(16)被分割成通路部(22A)、(22B)。这些通路部经由各自的切后残留端部(19)来连接，电流向相互反方向流动。能够大幅降低层叠电容的有效电感并可以使CPU用的电源的电压变动变小。
-
公开(公告)号：CN1941235B
公开(公告)日：2010-09-15
申请号：CN200610159358.4
申请日：2006-09-27
Applicant: TDK株式会社
Inventor： 富樫正明
Abstract: 贯通型积层电容器阵列包括：隔着电介质层交错积层有多个第1以及第2电极层的积层体，形成在积层体的第1侧面上的第1，3，5以及7端子电极，和形成在与第1侧面相向的积层体的第2侧面上的第2，4，6以及8的端子电极。第1电极层所含有的第1内部电极，与第1以及第2端子电极通过引出导体电连接。第1电极层所含有的第2内部电极，与第3以及第4端子电极通过引出导体电连接。第2电极层所含有的第3内部电极，与第5以及第6端子电极通过引出导体电连接。第2电极层所含有的第4内部电极，与第7以及第8端子电极通过引出导体电连接。
-
公开(公告)号：CN1937123B
公开(公告)日：2010-09-08
申请号：CN200610121638.6
申请日：2006-08-23
Applicant: TDK株式会社
Abstract: 本发明涉及能够实现ESL的降低的层叠电容器。第1、第2端子电极(31)、(32)隔着间隔配置在电介质基体(12)的表面上。第1外层通孔导体(61)将第1端子电极(31)的每一个连接到第1内部电极(411)上。第2外层通孔导体(62)将第2端子电极(32)的每一个连接到第2内部电极(421)上。第1内层通孔导体(51)连接多个第1内部电极(411)～(41n)的每一个。第2内层通孔导体(52)连接多个第2内部电极(421)～(42n)的每一个。
-
-
-
-
-
-
-
-
-
Search Results
158
records
(took 0.029 seconds)
