-
公开(公告)号:CN114531488B
公开(公告)日:2024-01-26
申请号:CN202111275730.9
申请日:2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L67/568 , H04L47/12 , H04L47/24 , H04L47/215
Abstract: 本发明公开了一种面向以太网交换器的高效缓存管理系统,通过队列管理模块对缓存管理模块进行划分,对缓存空间进行划分,利用入口控制模块控制监视入端口CoS队列的缓存使用情况,对接收的数据包进行流分类并根据分类结果放入不同的CoS队列,并且实现端口和队列的流控及拥塞处理,对动态管理实现了缓存的合理使用,通过双链表管理技术实现了出口队列的管理,本发明不需要二次缓存数据包,节省了存储资源,减小了交换延迟,通过流分类、流量监管和整形及拥塞管理,保证了服务质量。
-
公开(公告)号:CN114531488A
公开(公告)日:2022-05-24
申请号:CN202111275730.9
申请日:2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L67/568 , H04L47/12 , H04L47/24 , H04L47/215
Abstract: 本发明公开了一种面向以太网交换器的高效缓存管理系统,通过队列管理模块对缓存管理模块进行划分,对缓存空间进行划分,利用入口控制模块控制监视入端口CoS队列的缓存使用情况,对接收的数据包进行流分类并根据分类结果放入不同的CoS队列,并且实现端口和队列的流控及拥塞处理,对动态管理实现了缓存的合理使用,通过双链表管理技术实现了出口队列的管理,本发明不需要二次缓存数据包,节省了存储资源,减小了交换延迟,通过流分类、流量监管和整形及拥塞管理,保证了服务质量。
-
公开(公告)号:CN111221694A
公开(公告)日:2020-06-02
申请号:CN202010033571.0
申请日:2020-01-13
Applicant: 西安微电子技术研究所
IPC: G06F11/22
Abstract: 本发明公开了一种面向以太网控制器收发通路的内建自测试方法及系统,采用片内回环的理念,构建数据从发送路径回绕到接收路径的通路;通过控制器内部产生测试激励并对结果进行比对分析,判定控制器核心功能及收发通路是否运转正常,并在发生故障时进行自动定位;同时采用管脚复用的方式,实现对测试模式、测试结果的灵活配置和输出。
-
公开(公告)号:CN107911349A
公开(公告)日:2018-04-13
申请号:CN201711058084.4
申请日:2017-11-01
Applicant: 西安微电子技术研究所
CPC classification number: H04L69/164 , G06F9/505 , G06F9/5083 , H04L69/167 , H04L69/22
Abstract: 本发明公开了一种面向UDP传输的对称性Receive-side Scaling电路,包括UDP/IP头提取模块、Hash函数计算模块、Hash结果重组模块、间接表查询模块和用于存储配置信息的RSS寄存器模块,UDP/IP头提取模块连接有用于完成数据帧的封装、解封、发送和接收功能的MAC模块,间接表查询模块连接有用于将数据帧分配到不同的接收队列中的RQP模块,RSS寄存器模块分别与UDP/IP头提取模块、Hash函数计算模块、Hash结果重组模块和间接表查询模块连接,本发明电路有效解决双向UDP报文与CPU核的唯一绑定问题,且与现有的RSS兼容,无需软件层面做任何的修改。
-
公开(公告)号:CN107832149A
公开(公告)日:2018-03-23
申请号:CN201711058105.2
申请日:2017-11-01
Applicant: 西安微电子技术研究所
IPC: G06F9/50
Abstract: 本发明公开了一种针对多核处理器动态分组管理的Receive-side Scaling电路,包括TCP/IP头提取模块、Hash_Function模块、Hash_Mask模块、间接表查询模块、CPU_Result计算模块和RSS寄存器模块,TCP/IP头提取模块连接有用于完成数据帧的封装、解封、发送和接收功能的MAC模块,CPU_Result计算模块连接有用于将数据帧分配到不同的接收队列的RQP模块,RSS寄存器模块分别与TCP/IP头提取模块、Hash_Function模块、Hash_Mask模块、间接表查询模块和CPU_Result计算模块连接。有效解决了多核处理器系统中CPU核的动态分组管理,从而使得负载大的CPU核能够即时关闭,动态地调节了数据接收时的处理性能,使网络吞吐达到最高状态。
-
公开(公告)号:CN106789201A
公开(公告)日:2017-05-31
申请号:CN201611122363.8
申请日:2016-12-08
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于多级流水布鲁姆滤波器的以太网数据包检测装置,包括预处理模块,多级流水布鲁姆滤波器模块、寄存器模块连接、接受缓存模块和输出模块;其中多级流水布鲁姆滤波器模块包括多级顺序连接的单级布鲁姆滤波器模块,单级布鲁姆滤波器模块还与流水同步模块连接;单级布鲁姆滤波器模块包括控制模块,控制模块与多个哈希计算模块连接,哈希计算模块和控制模块与检测模块连接,检测模块还与存储器模块连接;其中寄存器模块与单级布鲁姆滤波器模块的检测模块连接。能够满足万兆以太网的需求,支持以太网控制器检测规则的动态可配置,同时提高了检测速率,降低了系统能耗。
-
公开(公告)号:CN119966933A
公开(公告)日:2025-05-09
申请号:CN202510212511.8
申请日:2025-02-25
Applicant: 西安微电子技术研究所
IPC: H04L49/90 , H04L49/9057 , H04L67/568 , H04L67/565
Abstract: 本发明公开了一种数据传输处理方法及相关设备,旨在于克服现有技术千兆以太网控制器及交换器无法从万兆以太网接收数据的不足。该方法通过XGMII接口接收万兆以太网数据并写入缓存,利用第一状态机控制数据写入指定缓存块,再通过第二状态机控制缓存读取操作,从缓存块中读取数据并进行重组后输出至GMII接口。在数据重组过程中,对数据的大小端格式进行重新定义,以确保与目标设备的要求一致。该方法及相关设备有效解决了不同速率以太网设备之间的链路层数据传输协议和接口标准的适配问题,提高了以太网设备应用的灵活性和扩展性。
-
公开(公告)号:CN115694774B
公开(公告)日:2025-04-08
申请号:CN202211337852.0
申请日:2022-10-28
Applicant: 西安微电子技术研究所
IPC: H04L7/027
Abstract: 本发明公开了一种对多种以太网接口模式的通用时钟管理系统和方法,包括PLL模块、Devider模块、MUX_1模块、MUX_2模块、MAC模块、MUX_3模块、MUX_4模块、MUX_6模块、MUX_7模块;通过对各种接口模式下时钟信号进行复用以及设置双向管脚,从而减少了信号数量;通过对接收和发送通路进行分离,使接口更加清晰;用户只需要根据自己的需求选择端口模式及工作频率,该结构会自动切换到与其适配的时钟频率;通用时钟管理方法有效解决了时钟结构复杂、接口信号多、用户不易使用的问题;同时通过对RGMII接口两种工作模式下时钟路径和数据路径的分离,保证了物理实现时序的收敛性。
-
公开(公告)号:CN114448780A
公开(公告)日:2022-05-06
申请号:CN202210101289.0
申请日:2022-01-27
Applicant: 西安微电子技术研究所
IPC: H04L41/0654 , H04L43/0811 , H04L43/0817 , H04L43/0823 , H04L1/18 , G06F13/28 , G06F13/42
Abstract: 本发明公开了一种基于pcie接口的以太网控制器异常处理系统和方法,包括DMA控制模块、master接口中断状态控制信息模块、BD控制信息模块、mwr模块和slave接口中断状态控制信息模块;能够及时的对故障状态进行诊断、现场记录及告知主机;提供的两种处理机制不仅能够避免复位引起的时间开销,同时也能够保证在链路恢复后,数据帧的完整性和正确性。
-
公开(公告)号:CN107426180B
公开(公告)日:2020-05-05
申请号:CN201710453930.6
申请日:2017-06-15
Applicant: 西安微电子技术研究所
IPC: H04L29/06
Abstract: 本发明公开了一种以太网数据帧覆盖性的检测装置,包括对以太网数据帧缓存和管理的接收缓存模块,存储检测规则和mask/value信息的寄存器模块,多个提取及存储检测规则信息的寄存器信息读取模块,寄存器模块中的mask/value信息与接收缓存模块中接收到的以太网数据帧进行比较的比较模块,比较模块的数量与寄存器信息读取模块的数量相同;通过比较模块的结果确定整个数据帧优先级的仲裁模块;输出模块根据仲裁模块得到的数据帧的优先级配置DMA模块,DMA模块(8)将接收到的数据包发送至主机相应的内存区域。提供了一种通过配置规则控制寄存器和mask/value寄存器实现对以太网数据帧的覆盖性检测装置,根据检测结果得出该帧在上层应用处理中的优先级。
-
-
-
-
-
-
-
-
-