-
公开(公告)号：CN104269441B
公开(公告)日：2017-05-10
申请号：CN201410564619.5
申请日：2014-10-22
Applicant: 桂林电子科技大学
Abstract: 本发明公开一种等间距固定电荷区SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层、有源层、以及多个浓度大于等于1×1013cm‑2的高浓度固定电荷区；这些高浓度固定电荷区由介质材料形成，且电荷极性为正；这些高浓度固定电荷区均位于介质埋层上部，且相互之间呈间断设置，并呈等间距分布。本发明不仅可以大大提高介质埋层电场，从而有效提高耐压；而且工艺实现简单，与常规CMOS工艺完全兼容。
-
公开(公告)号：CN104269441A
公开(公告)日：2015-01-07
申请号：CN201410564619.5
申请日：2014-10-22
Applicant: 桂林电子科技大学
CPC classification number: H01L29/7816 , H01L29/0603 , H01L29/7393
Abstract: 本发明公开一种等间距固定电荷区SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层、有源层、以及多个浓度大于等于1×1013cm-2的高浓度固定电荷区；这些高浓度固定电荷区由介质材料形成，且电荷极性为正；这些高浓度固定电荷区均位于介质埋层上部，且相互之间呈间断设置，并呈等间距分布。本发明不仅可以大大提高介质埋层电场，从而有效提高耐压；而且工艺实现简单，与常规CMOS工艺完全兼容。
-
公开(公告)号：CN114997386B
公开(公告)日：2024-03-22
申请号：CN202210749104.7
申请日：2022-06-29
Applicant: 桂林电子科技大学
IPC: G06N3/065 , G06N3/0464 , G06F30/327 , G06F30/331
Abstract: 本发明公开一种基于多FPGA异构架构的CNN神经网络加速设计方法，包括以下步骤：根据模块的功能判断，在RTL级使用Verilog HDL设计能实现完整的计算功能的模块，其余的模块使用Vivado的HLS工具进行开发；对卷积神经网络进行量化；CPU依据任务分配法分配计算任务给FPGA板；FPGA板和外部存储器进行初始化配置；CPU获取加载信息并将加载信息通过数据收发单元加载至各个FPGA开发板；两个卷积计算单元通过流水交替方式进行计算；直到当前卷积神经网络计算完成，输出结果。本发明采取HLS与HDL相结合的方式，对神经网络的不同模块分别使用HLS和HDL开发，缩短了开发时长，降低研究成本。
-
公开(公告)号：CN114823856B
公开(公告)日：2023-10-27
申请号：CN202210447055.1
申请日：2022-04-26
Applicant: 电子科技大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。
-
公开(公告)号：CN113659009B
公开(公告)日：2023-05-26
申请号：CN202110955840.3
申请日：2021-08-19
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种体内异性掺杂的功率半导体器件及其制造方法，包括第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列，槽壁周围附有第一导电类型杂质；由于硅的介电系数是二氧化硅的三倍，在相同漂移区长度下，介质层能够取得更大的电场，提高击穿电压。槽壁用第一导电类型杂质包围住，由于MIS结构带来的辅助耗尽作用，大大提高了第二导电类型漂移区的浓度，降低比导通电阻。
-
Patent Agency Ranking
公开(公告)号：CN114823872A
公开(公告)日：2022-07-29
申请号：CN202210447123.4
申请日：2022-04-26
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/06 , H01L23/34 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种全隔离衬底耐压功率半导体器件及其制造方法，包括第一导电类型衬底，第一导电类型阱区，第一导电类型重掺杂区，第二导电类型漂移区，第二导电类型阱区，第二导电类型源端重掺杂发射区，第二导电类型漏端重掺杂集电区，第二导电类型掺杂岛，纵向介质氧化层和纵向多晶硅电极构成纵向浮空场板分布在整个第二导电类型漂移区中，纵向多晶硅电极穿通埋氧层深入第二导电类型掺杂岛内，还包括介质氧化层形成场氧化层和栅氧化层，介质氧化层形成埋氧层，第二导电类型多晶硅栅电极，纵向场板金属，源端金属，漏端金属。本发明在关态时，通过纵向电极深入第二导电类型掺杂岛，将横向高压引入衬底反向PN结，使衬底参与耐压，提高器件耐压。
-
公开(公告)号：CN113659009A
公开(公告)日：2021-11-16
申请号：CN202110955840.3
申请日：2021-08-19
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种体内异性掺杂的功率半导体器件及其制造方法，包括第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列，槽壁周围附有第一导电类型杂质；由于硅的介电系数是二氧化硅的三倍，在相同漂移区长度下，介质层能够取得更大的电场，提高击穿电压。槽壁用第一导电类型杂质包围住，由于MIS结构带来的辅助耗尽作用，大大提高了第二导电类型漂移区的浓度，降低比导通电阻。
-
公开(公告)号：CN113658999A
公开(公告)日：2021-11-16
申请号：CN202110964582.5
申请日：2021-08-19
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有无结终端技术功率半导体器件及制造方法和应用，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；漏端引入浮空场板，改善此处的曲率效应，提高耐压。在终端则把第二导电类型漂移区的边界移动到漏端，利用漏端的浮空等势场板的作用把漂移区两端的电位钳位，没有产生电位差，从而避免了Psub和漂移区结的击穿。纵向浮空场板呈环形承担大部分耐压，并且把第二导电类型漏端重掺杂区的边界移动到和第二导电类型漂移区的边界一致，避免其产生N+N结，导致其提前击穿。
-
公开(公告)号：CN218734242U
公开(公告)日：2023-03-24
申请号：CN202221754431.3
申请日：2022-07-07
Applicant: 桂林电子科技大学
Abstract: 本实用新型提供了一种动态锁存比较器，动态锁存器包括锁存器电路和标志信号产生电路，锁存器电路具体为双输入双输出的锁存器电路，动态锁存器还包括用于对锁存器电路的两个输出进行对应缓冲的第一电平判决电路和第二电平判决电路，还包括用于对标志信号产生电路的输出进行缓冲的第三电平判决电路。本实用新型解决了在量化过程中比较器输入失调电压过大的问题，提高了比较器的增益，降低了输入失调电压，且能够驱动较大的电流，降低了动态失调的影响。
-
公开(公告)号：CN204123395U
公开(公告)日：2015-01-28
申请号：CN201420422508.6
申请日：2014-07-30
Applicant: 桂林电子科技大学
Abstract: 本实用新型的可替代人工书写的装置，由书写笔、机械臂和控制终端构成；机械臂包括夹持书写笔的手部、与手部连接的臂部以及安置臂部的基体；基体还设置通信模块和控制模块，基体接收控制终端的指令，由控制模块控制臂部以及手部完成书写。本装置，可以将控制终端发出的命令、书写行为或内容，传输到机械臂，再由机械臂执行或同步，书写在黑板上，产品体积小、性能稳定、可靠性高、书写速度快。应用本装置可减少粉尘对人的危害，降低教师的工作强度。由于控制终端与机械臂离开足够的距离，该装置还可以应用在诸如高大壁画、天花板作画及雕刻等不方便进行操作的场合，也可以对其功能进行有效拓展后用于代替人工刷漆、高楼清洗和脏污清理等。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.034 seconds)
