公开(公告)号：CN104137238B

公开(公告)日：2017-08-18

申请号：CN201280070697.9

申请日：2012-05-18

Applicant: 瑞萨电子株式会社

Inventor： 山本芳树 ,  槙山秀树 ,  角村贵昭 ,  岩松俊明

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/32 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/42384 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/7834 ,  H01L29/7836 ,  H01L29/7848 ,  H01L29/786 ,  H01L29/78618 ,  H01L29/78627

Abstract: 一种半导体器件，具有在衬底上隔着栅极绝缘膜(GI)而形成的栅电极(GE)、和形成在衬底上的源极‑漏极用的半导体层(EP1)。半导体层(EP1)的上表面处于比栅电极(GE)的正下方的衬底的上表面高的位置上。而且，栅电极(GE)的栅长方向上的端部位于半导体层(EP1)上。

公开(公告)号：CN102005469B

公开(公告)日：2015-07-08

申请号：CN201010231414.7

申请日：2010-07-16

Applicant: 瑞萨电子株式会社

Inventor： 石川晃三 ,  筱原正昭 ,  岩松俊明

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1211 ,  H01L21/76243 ,  H01L21/76256 ,  H01L21/845

Abstract: 本发明公开了一种半导体器件及其制造方法。提供一种可以改善FINFET中的寄生电阻的技术。在本发明的FINFET中，由层叠膜形成侧壁SW。具体而言，侧壁SW由氧化硅膜OX1、形成在氧化硅膜OX1上的氮化硅膜SN1、以及形成在氮化硅膜SN1上的氧化硅膜OX2构成。另一方面，在鳍FIN1的侧墙上未形成有侧壁SW。如前所述，在本发明中，在栅电极G1的侧墙上形成有侧壁SW，而在鳍FIN1的侧墙上未形成有侧壁SW。

公开(公告)号：CN102891146A

公开(公告)日：2013-01-23

申请号：CN201210259992.0

申请日：2012-07-20

Applicant: 瑞萨电子株式会社

Inventor： 堀田胜之 ,  岩松俊明 ,  槙山秀树

IPC: H01L27/11 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L27/1203 ,  G11C11/412 ,  H01L21/2652 ,  H01L21/743 ,  H01L21/84 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/1104 ,  H01L27/1108 ,  H01L29/78648

Abstract: 为了提供具有改善特性的具有SRAM存储器单元的半导体器件。在其中布置包括SRAM的驱动晶体管的有源区域下方，经由绝缘层提供通过元件隔离区域围绕的n型背栅区域。其耦合到驱动晶体管的栅极电极。提供p阱区域，该p阱区域布置在n型背栅区域下方并且至少部分地延伸到比元件隔离区域更深的位置。其固定在接地电势。这种配置使得当晶体管处于导通状态时可以控制晶体管的阈值电势为高并且当晶体管处于截止状态时可以控制晶体管的阈值电势为低；并且控制使得向p阱区域与n型背栅区域之间的PN结施加正向偏压。