面向多核多处理器平台的Cache一致性协议的设计方法

    公开(公告)号:CN104360981B

    公开(公告)日:2017-09-29

    申请号:CN201410645855.X

    申请日:2014-11-12

    Abstract: 本发明公开了一种面向多核多处理器平台的高速缓存(Cache)一致性协议的设计方法,其中,位于两个Cache一致性同步域的Cache行具有两种共享态,所述两种共享态分别用于指示所述Cache行在两个Cache一致性同步域中的共享情况。本发明公开的面向多核多处理器平台的Cache一致性协议的设计方法,能够减少部分写操作及无效操作引起的数据同步消息数量,降低数据同步消息延迟,从而提升协议的数据同步效率。

    LLC中Cache行的替换方法
    22.
    发明授权

    公开(公告)号:CN104166631B

    公开(公告)日:2017-08-01

    申请号:CN201410462286.5

    申请日:2014-09-11

    Abstract: 本发明提供了一种LLC中Cache行的替换方法,如果目标Cache地址在LLC中缺失,根据操作类型计算新调入Cache行的替换优先级,按照替换优先级有序原则,将原来替换优先级最高的Cache行替换,并将新调入Cache行存入目标Cache的对应位置;如果目标Cache地址在LLC中命中,根据Cache一致性状态和操作类型,更新当前访问Cache行的替换优先级,按照替换优先级有序原则,对当前访问Cache行进行优先级的升降级。能够有效降低包含Cache中替换引入的包含牺牲者导致的性能损失。

    一种序列传输、接收装置及方法

    公开(公告)号:CN103413003B

    公开(公告)日:2016-07-06

    申请号:CN201310367038.8

    申请日:2013-08-21

    CPC classification number: G06F15/16

    Abstract: 本法公开了一种序列传输、接收装置及方法,所述序列传输装置包括:通道标识ID生成器和序列集成器,其中:所述通道ID生成器,用于在互连节点的链路初始化阶段,为每个传输通道生成物理ID;所述序列集成器,用于将每个传输通道的物理ID集成在相应传输通道的检测序列中,通过相应传输通道将检测序列传输给接收节点。本发明采用传输通道的物理ID生成、传输、分析的方法,并实现物理ID和核心逻辑ID自动映射,弥补了手动优化逻辑通道与物理通道映射关系复杂的不足,大大降低了因多通道乱序布线带来的串行数据多通道传输处理逻辑设计和调试的复杂度,有效提高了芯片逻辑设计和验证调试的效率。

    一种报文处理方法及体系架构

    公开(公告)号:CN105207908A

    公开(公告)日:2015-12-30

    申请号:CN201510640502.5

    申请日:2015-09-30

    CPC classification number: H04L45/745 H04L45/12

    Abstract: 本发明公开了一种报文处理方法及体系架构,该体系架构包括网络设备、网络设备管理系统及SDN控制器,SDN控制器分别与M个网络设备管理系统连接,每个网络设备管理系统分别与N个网络设备连接,M和N均为正整数;报文处理方法应用于报文处理体系架构,包括:网络设备接收报文,当报文为数据报文首包时,将其发送至对应网络设备管理系统;网络设备管理系统接收由对应网络设备发送的数据报文首包,并通过查找本地路径数据库确定其转发路径,将数据报文首包按照转发路径进行转发;本地路径数据库中存储有由SDN控制器预先计算并发送的对应虚拟网络中虚拟机之间的路径。由此,降低了SDN控制器的性能消耗,有利于提高其控制的网络规模。

    一种智能处理故障体系架构

    公开(公告)号:CN105119765A

    公开(公告)日:2015-12-02

    申请号:CN201510640484.0

    申请日:2015-09-30

    CPC classification number: H04L41/0677 H04L41/0659

    Abstract: 本发明公开了一种智能处理故障体系架构,包括服务编排器、SDN控制器及故障修复模块,其中:SDN控制器,用于当检测到网络资源发生故障时,确定发生故障的网络资源为网络故障点,对网络故障点进行隔离;服务编排器,用于当检测到计算资源发生故障时,确定发生故障的计算资源为计算故障点,结合SDN控制器对计算故障点进行隔离;并用于当检测到存储资源发生故障时,确定发生故障的存储资源为存储故障点,结合SDN控制器对存储故障点进行隔离;故障修复模块,用于对网络故障点、计算故障点及存储故障点进行修复。由此,实现智能检测、隔离及修复发生故障的资源,无需人工介入,大大降低了人工成本,进一步降低了上述各项资源的维护成本。

    一种控制方法和装置
    26.
    发明授权

    公开(公告)号:CN102821043B

    公开(公告)日:2015-06-17

    申请号:CN201210264423.5

    申请日:2012-07-27

    CPC classification number: H04L47/263

    Abstract: 一种控制方法和装置,该方法包括,链路层在接收方向收到错误报文时,对发送端返回NACK报文,并发起重传,中间层触发重传计数器的值加1;当同一报文重传次数小于等于预设的重传次数值时,触发所述重传计数器复位;当同一报文的重传次数大于预设的所述重传次数值时,触发底层的物理层复位。上述技术方案有效保证了数据传输的稳定性与可靠性,同时也实现了系统资源的可靠有效利用,在高端服务器系统中具有极高的应用价值。

    面向多核多处理器平台的Cache一致性协议的设计方法

    公开(公告)号:CN104360981A

    公开(公告)日:2015-02-18

    申请号:CN201410645855.X

    申请日:2014-11-12

    Abstract: 本发明公开了一种面向多核多处理器平台的高速缓存(Cache)一致性协议的设计方法,其中,位于两个Cache一致性同步域的Cache行具有两种共享态,所述两种共享态分别用于指示所述Cache行在两个Cache一致性同步域中的共享情况。本发明公开的面向多核多处理器平台的Cache一致性协议的设计方法,能够减少部分写操作及无效操作引起的数据同步消息数量,降低数据同步消息延迟,从而提升协议的数据同步效率。

    一种直接内存存取控制器的数据传输方法及装置

    公开(公告)号:CN103714027A

    公开(公告)日:2014-04-09

    申请号:CN201410012698.9

    申请日:2014-01-10

    Abstract: 一种直接内存存取DMA控制器的数据传输方法及装置,当多个所述系统到设备DMA引擎通过仲裁机制向系统发送请求读命令时,系统将待发送给设备的第一报文或读操作命令发送到接收报文分配模块,所述接收报文分配模块解析所述第一报文或读操作命令的请求标识符,根据该请求标识将所述第一报文或读操作命令分发到相应的系统到设备DMA引擎;多个设备到系统DMA引擎通过仲裁机制向系统发送请求写命令,系统将写操作命令发送到接收报文分配模块,再传送到设备到系统DMA引擎,然后设备到系统DMA引擎通过仲裁机制发送所述第二报文给系统。采用多组并行DMA引擎同时工作,可以显著提高DMA设备接收和发送数据的效率,提升系统性能。

    一种串行总线设备及其传输数据的方法

    公开(公告)号:CN102142987A

    公开(公告)日:2011-08-03

    申请号:CN201010593965.8

    申请日:2010-12-09

    Abstract: 本发明公开了一种串行总线设备及其传输数据的方法,涉及计算机通信领域。本发明公开的一种串行总线设备包括:收发模块,与对端设备之间建立一条差分时钟通道以及多条差分数据通道;链路检测模块,根据所接收到的链路检测指令检测差分时钟通道和各条差分数据通道的状态;控制状态机模块,向链路检测模块发起链路检测指令,以及在链路检测模块检测到所述差分时钟通道发生故障时,修复该差分时钟通道,在链路检测模块检测到有差分数据通道发生故障时,启动带内复位,剔除发生故障的差分通道,并对剩余的差分数据通道进行重组后进行数据传输。本发明的实施例具有高速率、低延迟、链路检测自适应、可扩展性、智能化、自动复位等特性。

Patent Agency Ranking