一种对齐高速串行通信通道的方法和系统

    公开(公告)号:CN102708080A

    公开(公告)日:2012-10-03

    申请号:CN201210119650.9

    申请日:2012-04-20

    CPC classification number: H04L25/14

    Abstract: 本发明提供一种对齐高速串行通信通道的方法和系统。所述方法,包括:每个通道均获取对串行数据进行串并转换后得到的并行乱序数据,并查找所述并行乱序数据的数据是否有特征字符;当某一通道检测到特征字符后,该通道通知链路状态机已查找到特征字符;链路状态机当检测到所有通道均查找到特征字符后,控制所有通道同时输出各自通道检测出的特征字符,并在输出特征字符的时钟周期后第三个时钟周期,控制所有通道同时输出各自通道中特征字符所对应的有效数据。

    一种对齐高速串行通信通道的方法和系统

    公开(公告)号:CN102708080B

    公开(公告)日:2015-11-18

    申请号:CN201210119650.9

    申请日:2012-04-20

    CPC classification number: H04L25/14

    Abstract: 本发明提供一种对齐高速串行通信通道的方法和系统。所述方法,包括:每个通道均获取对串行数据进行串并转换后得到的并行乱序数据,并查找所述并行乱序数据的数据是否有特征字符;当某一通道检测到特征字符后,该通道通知链路状态机已查找到特征字符;链路状态机当检测到所有通道均查找到特征字符后,控制所有通道同时输出各自通道检测出的特征字符,并在输出特征字符的时钟周期后第三个时钟周期,控制所有通道同时输出各自通道中特征字符所对应的有效数据。

    一种高速串行总线设备及其传输数据的方法

    公开(公告)号:CN102142987B

    公开(公告)日:2014-01-08

    申请号:CN201010593965.8

    申请日:2010-12-09

    Abstract: 本发明公开了一种串行总线设备及其传输数据的方法,涉及计算机通信领域。本发明公开的一种串行总线设备包括:收发模块,与对端设备之间建立一条差分时钟通道以及多条差分数据通道;链路检测模块,根据所接收到的链路检测指令检测差分时钟通道和各条差分数据通道的状态;控制状态机模块,向链路检测模块发起链路检测指令,以及在链路检测模块检测到所述差分时钟通道发生故障时,修复该差分时钟通道,在链路检测模块检测到有差分数据通道发生故障时,启动带内复位,剔除发生故障的差分通道,并对剩余的差分数据通道进行重组后进行数据传输。本发明的实施例具有高速率、低延迟、链路检测自适应、可扩展性、智能化、自动复位等特性。

    一种串行总线设备及其传输数据的方法

    公开(公告)号:CN102142987A

    公开(公告)日:2011-08-03

    申请号:CN201010593965.8

    申请日:2010-12-09

    Abstract: 本发明公开了一种串行总线设备及其传输数据的方法,涉及计算机通信领域。本发明公开的一种串行总线设备包括:收发模块,与对端设备之间建立一条差分时钟通道以及多条差分数据通道;链路检测模块,根据所接收到的链路检测指令检测差分时钟通道和各条差分数据通道的状态;控制状态机模块,向链路检测模块发起链路检测指令,以及在链路检测模块检测到所述差分时钟通道发生故障时,修复该差分时钟通道,在链路检测模块检测到有差分数据通道发生故障时,启动带内复位,剔除发生故障的差分通道,并对剩余的差分数据通道进行重组后进行数据传输。本发明的实施例具有高速率、低延迟、链路检测自适应、可扩展性、智能化、自动复位等特性。

Patent Agency Ranking