公开(公告)号：CN111613675B

公开(公告)日：2023-11-28

申请号：CN201910739050.4

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 大野哲也 ,  加藤浩朗 ,  小林研也 ,  西口俊史 ,  下村纱矢

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/06

Abstract: 实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的多个第3半导体区域、第1导电部、栅极电极及第2电极。多个第2半导体区域设置于第1半导体区域的上方。多个第3半导体区域分别选择性地设置于多个第2半导体区域的上方。第1电极隔着第1绝缘部而设置于第1半导体区域中。栅极电极设置于第1导电部及第1绝缘部的上方，并与第1导电部分离。栅极电极具有第1电极部分及第2电极部分。第2电极部分在第1方向上位于第1电极部分与多个第3半导体区域中的另一个第3半导体区域之间。在第1电极部分与第2电极部分之间设置有包含空隙的第2绝缘部。

公开(公告)号：CN114068713B

公开(公告)日：2023-08-29

申请号：CN202110183284.2

申请日：2021-02-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小林研也

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08

Abstract: 实施方式提供一种能够降低接通电阻的半导体装置。有关实施方式的半导体装置具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、绝缘部、导电部、栅极电极和第2电极。上述第1半导体区域设置在上述第1电极之上，与上述第1电极电连接。上述第2半导体区域设置在上述第1半导体区域之上。上述第3半导体区域设置在上述第2半导体区域之上。上述绝缘部设置在上述第1电极之上，与上述第1电极直接接触。上述导电部设置在上述绝缘部中，在与从上述第1电极朝向上述第1半导体区域的第1方向相交的第2方向上与上述第1半导体区域并列。上述栅极电极设置在上述绝缘部中，位于上述导电部之上，在上述第2方向上与上述第2半导体区域并列。上述第2电极设置在上述第3半导体区域及上述绝缘部之上，与上述第3半导体区域电连接。

公开(公告)号：CN110289306A

公开(公告)日：2019-09-27

申请号：CN201810958970.0

申请日：2018-08-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小林研也

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明的实施方式一般涉及半导体装置及控制装置。根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电部、栅极电极及控制装置。控制装置进行第1动作、第2动作、第3动作及第4动作。在第1动作中，使导电部的电位从第1电位变化为高于第1电位的第2电位。在第2动作中，使栅极电极的电位从第3电位变化为高于第3电位的第4电位。在第1动作及第2动作之后的第3动作中，使栅极电极的电位从第4电位变化为第3电位。在第3动作之后的第4动作中，使导电部的电位从第2电位变化为第1电位。

公开(公告)号：CN109524451A

公开(公告)日：2019-03-26

申请号：CN201810163425.2

申请日：2018-02-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下村纱矢 ,  西口俊史 ,  加藤浩朗 ,  小林研也 ,  河野孝弘 ,  大野哲也

IPC: H01L29/06 ,  H01L21/336

Abstract: 本发明的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。

公开(公告)号：CN107833920B

公开(公告)日：2021-04-23

申请号：CN201710383195.6

申请日：2017-05-26

Applicant: 株式会社东芝

Inventor： 小林研也 ,  前山贤二 ,  松尾浩司 ,  川口雄介

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明的实施方式提供一种寄生晶体管不轻易动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第1栅极电极、第2栅极电极、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、绝缘部、及第1电极。第2栅极电极在第1方向和第1栅极电极相隔。第2半导体区域在第1半导体区域之上设置在第1栅极电极和第2栅极电极之间。第3半导体区域设置在第2半导体区域的一部分之上。第4半导体区域在第2方向和第3半导体区域并排。绝缘部设置在第3半导体区域和第4半导体区域之间。绝缘部的下端的位置比第2半导体区域和第3半导体区域之间的界面深。

公开(公告)号：CN106206733B

公开(公告)日：2019-07-26

申请号：CN201510445623.4

申请日：2015-07-27

Applicant: 株式会社东芝

Inventor： 小林研也

IPC: H01L29/78

CPC classification number: H01L29/402 ,  H01L29/0607 ,  H01L29/0649 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/7813

Abstract: 本发明提供半导体装置。根据本发明的一实施方式，半导体装置具备：第1半导体区；第2半导体区；第3半导体区；第1电极，与第1半导体区电连接；第2电极，与第3半导体区电连接；第3电极，在相对于从第1电极朝向第2电极的第1方向交叉的第2方向上延伸；第4电极，相对于第3电极设于第1电极一侧，并在第2方向上延伸；和第1绝缘膜，设于第3电极与第1半导体区、第2半导体区、第3半导体区之间，以及第4电极与第1半导体区之间，在第4电极与第1半导体区之间具有第1绝缘区和第2绝缘区，第1绝缘区的第4电极与第1半导体区之间的宽度与第2绝缘区的第4电极与第1半导体区之间的宽度不同，第1绝缘区和第2绝缘区在第2方向上排列。

公开(公告)号：CN106531783B

公开(公告)日：2019-08-20

申请号：CN201610046097.9

申请日：2016-01-25

Applicant: 株式会社东芝

Inventor： 小林研也

IPC: H01L29/40

Abstract: 一种半导体装置，具备：具有第一面和第二面的半导体层；半导体层内的第一导电型的漂移区域；漂移区域与第一面之间的第二导电型的体区域；第一导电型的源极区域；第一栅极电极；在与第一栅极电极之间夹着体区域而设置的第二栅极电极；第一以及第二栅极绝缘膜；第二面与第一栅极电极之间的第一场板电极；第二面与第二栅极电极之间的第二场板电极；漂移区域内的第一导电型的第一区域；设置在第一区域与体区域之间且第一导电型杂质浓度比第一区域高的第二区域；以及设置在第二区域与体区域之间且第一导电型杂质浓度比第二区域低的第三区域。

公开(公告)号：CN107833918A

公开(公告)日：2018-03-23

申请号：CN201710377223.3

申请日：2017-05-25

Applicant: 株式会社东芝

Inventor： 下村纱矢 ,  加藤浩朗 ,  小林研也

IPC: H01L29/78

Abstract: 本发明的实施方式提供一种能够抑制寄生晶体管的动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。栅极电极隔着第1绝缘部设置在第1半导体区域中及第2半导体区域中，且在第1方向上延伸。第1电极设置在第3半导体区域之上，且与第3半导体区域电连接。第2绝缘部在第1半导体区域中与栅极电极相隔，且在第2方向上延伸。第3绝缘部具有在第1方向上延伸的第1绝缘部分。第1绝缘部分在第2方向上位于栅极电极与第2绝缘部之间。第2电极设置在第2绝缘部及第3绝缘部之上，且与栅极电极电连接。

公开(公告)号：CN106531783A

公开(公告)日：2017-03-22

申请号：CN201610046097.9

申请日：2016-01-25

Applicant: 株式会社东芝

Inventor： 小林研也

IPC: H01L29/40

Abstract: 一种半导体装置，具备：具有第一面和第二面的半导体层；半导体层内的第一导电型的漂移区域；漂移区域与第一面之间的第二导电型的体区域；第一导电型的源极区域；第一栅极电极；在与第一栅极电极之间夹着体区域而设置的第二栅极电极；第一以及第二栅极绝缘膜；第二面与第一栅极电极之间的第一场板电极；第二面与第二栅极电极之间的第二场板电极；漂移区域内的第一导电型的第一区域；设置在第一区域与体区域之间且第一导电型杂质浓度比第一区域高的第二区域；以及设置在第二区域与体区域之间且第一导电型杂质浓度比第二区域低的第三区域。

公开(公告)号：CN107833920A

公开(公告)日：2018-03-23

申请号：CN201710383195.6

申请日：2017-05-26

Applicant: 株式会社东芝

Inventor： 小林研也 ,  前山贤二 ,  松尾浩司 ,  川口雄介

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L29/66666 ,  H01L29/78 ,  H01L29/0603 ,  H01L29/0611 ,  H01L29/0684

Abstract: 本发明的实施方式提供一种寄生晶体管不轻易动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第1栅极电极、第2栅极电极、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、绝缘部、及第1电极。第2栅极电极在第1方向和第1栅极电极相隔。第2半导体区域在第1半导体区域之上设置在第1栅极电极和第2栅极电极之间。第3半导体区域设置在第2半导体区域的一部分之上。第4半导体区域在第2方向和第3半导体区域并排。绝缘部设置在第3半导体区域和第4半导体区域之间。绝缘部的下端的位置比第2半导体区域和第3半导体区域之间的界面深。