公开(公告)号：CN106531801B

公开(公告)日：2019-10-25

申请号：CN201610137248.1

申请日：2016-03-10

Applicant: 株式会社东芝

Inventor： 尾原亮一 ,  野田隆夫 ,  堀阳一

IPC: H01L29/78

Abstract: 本发明的实施方式提供一种能够提高雪崩耐量的半导体装置。实施方式的半导体装置具备：SiC层，其具有第1面及第2面；第1电极，其与第1面相接；第1导电型的第1SiC区域，其设置在SiC层内；第2导电型的第2SiC区域，其至少一部分包围第1电极与第1面相接的区域而设置在SiC层内，且设置在第1SiC区域与第1面之间；第2导电型的第3SiC区域，其包围第2SiC区域而设置在SiC层内，且设置在第1SiC区域与第1面之间，第2导电型杂质浓度低于第3SiC区域；及第2导电型的第4SiC区域，其设置在第2SiC区域与第3SiC区域之间的SiC层内，且第2导电型杂质浓度高于第2SiC区域。

公开(公告)号：CN105280724B

公开(公告)日：2018-06-12

申请号：CN201410577594.2

申请日：2014-10-24

Applicant: 株式会社东芝

Inventor： 堀阳一 ,  野田隆夫 ,  大田刚志

IPC: H01L29/872 ,  H01L29/06

CPC classification number: H01L29/872 ,  H01L23/482 ,  H01L23/4824 ,  H01L23/4827 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L29/0619 ,  H01L29/1608 ,  H01L2224/04042 ,  H01L2224/4813 ,  H01L2224/4846 ,  H01L2224/4847 ,  H01L2224/491 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明的实施方式提供一种抑制阳极电极与二极管的密接力下降、抑制二极管的浪涌耐受量下降的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间，与上述第1电极接触；第2导电型的第2半导体区域，有选择地设在上述第1半导体区域与上述第2电极之间；接触区域，设在上述第2半导体区域与上述第2电极之间，与上述第2半导体区域及上述第2电极接触；多个第2导电型的第3半导体区域，设在上述第2电极与上述第1半导体区域之间，与上述第2电极接触；以及配线，与上述第2电极接触，与上述第2电极的接合部分位于上述第3半导体区域的上方，不位于上述接触区域的上方。

公开(公告)号：CN106531787A

公开(公告)日：2017-03-22

申请号：CN201610109489.5

申请日：2016-02-26

Applicant: 株式会社东芝

Inventor： 河野洋志 ,  森塚宏平 ,  堀阳一 ,  山下敦子 ,  新田智洋

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/417 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L29/0684 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7811 ,  H01L29/7827 ,  H01L29/41708 ,  H01L29/41741 ,  H01L29/7398

Abstract: 本发明提供具有接触电阻小的电极的半导体装置及其制造方法。实施方式的半导体装置具备：碳化硅层；第1电极；绝缘膜，设置在碳化硅层与第1电极之间；第2电极，设置在碳化硅层的与第1电极相反的一侧，电连接于碳化硅层；第1导电型的第1碳化硅区域，设置在碳化硅层内的第1电极侧；第2导电型的第2碳化硅区域，设置在第1碳化硅区域内的第1电极侧；第1导电型的第3碳化硅区域，设置在第2碳化硅区域内的第1电极侧；第2导电型的第4碳化硅区域，设置在第2碳化硅区域内的第3碳化硅区域的第2电极侧；及第3电极，一端设置在比第3碳化硅区域更靠第1电极侧，另一端设置在比第3碳化硅区域更靠第4碳化硅区域侧，包含金属硅化物。

公开(公告)号：CN104347685A

公开(公告)日：2015-02-11

申请号：CN201310598619.2

申请日：2013-11-25

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  堀阳一 ,  野田隆夫

IPC: H01L29/41

CPC classification number: H01L29/872 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L29/06 ,  H01L29/0692 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/417 ,  H01L29/8611 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/48463 ,  H01L2224/48491 ,  H01L2224/4911 ,  H01L2924/00014 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/43

Abstract: 本发明提高半导体装置的耐性。实施方式的半导体装置包括：第一电极；第二电极；第一导电类型的多个第一半导体区域，位于所述第一电极与所述第二电极之间，与所述第一电极接触，在相对从所述第一电极朝向所述第二电极的第一方向交叉的第二方向上排列；第一导电类型的第二半导体区域，位于所述第一电极与所述第二电极之间，与所述第一电极接触，包围所述多个第一半导体区域，杂质浓度高于所述多个第一半导体区域的杂质浓度；以及第二导电类型的第一半导体层，设置于所述第一电极、与所述第二电极、所述多个第一半导体区域、以及所述第二半导体区域之间，与所述第一电极肖特基连接。