-
公开(公告)号：CN119317134A
公开(公告)日：2025-01-14
申请号：CN202411410371.7
申请日：2024-10-10
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种沟槽式碳化硅场效应晶体管及制备方法，涉及半导体技术领域。本发明针对于沟槽栅SiC MOSFET器件，通过在两个距离相近的沟槽区一侧内表面注入形成高掺杂的P+区，并同时在P+区顶部形成欧姆接触实现了接地处理，利用P+区与Drift层产生的耗尽层扩展包裹沟槽底部拐角的栅氧化层，从而实现对沟槽式器件的沟槽栅氧化层的保护，避免电场集中从而发生提早击穿。并且这种相邻的沟槽区形成的P+区，也尽可能降低了P+区的面积使用，从而一定程度上提高了器件性能，降低器件成本。
-
公开(公告)号：CN119050149A
公开(公告)日：2024-11-29
申请号：CN202411176622.X
申请日：2024-08-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种微沟槽SiC MOSFET器件及制备方法，涉及半导体技术领域。通过在器件栅极处微沟槽刻蚀形成凸台区，在凸台区的底部注入形成P‑shield区，实现了对器件栅氧化层的保护并且还同时减小了P‑shield区所带来的器件内阻增加。在器件阻断过程中，凸台区底部的P‑shield区可以很好的屏蔽电场，避免电场在栅氧化层集中。而又因P‑shield区的底面相较于P‑body区处于较高位置，因此P‑shield区所引起的内阻增加会较小，不会过多影响器件的性能。
-
公开(公告)号：CN118629867A
公开(公告)日：2024-09-10
申请号：CN202410712262.4
申请日：2024-06-04
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L23/31
Abstract: 一种提高可靠性能力的碳化硅二极管及其制备方法，涉及半导体技术领域。通过改变无机钝化层的组成结构，设计成了SiO2、SiN、SiO2三明治的结构，其中每层SiO2的厚度不小于200nm，SiN的厚度不小于600nm，上层为有机钝化层。类似三明治的三层结构使得器件在高压的H3TRB可靠性项目中能够更好得到保护，在高压的H3TRB项目中，随着项目的进行，三层结构的无机钝化层可以保证器件在实验过程中更好的隔绝水汽，保护碳化硅外延层，从而提高器件的高压H3TRB的可靠性。
-
公开(公告)号：CN118588563A
公开(公告)日：2024-09-03
申请号：CN202410623592.6
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种改善双极退化的碳化硅MOSFET器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在碳化硅衬底上外延生长形成碳化硅漂移层；S200，在碳化硅漂移层源区形成N+区；S300，在碳化硅漂移层形成PW区；S400，在PW区形成Spacer层，通过离子注入形成NP区；S500，在PW区形成PP区；S600，在碳化硅漂移层形成JFET区；S700，在碳化硅漂移层顶面形成栅氧层；S800，在栅氧层上通过沉积多晶硅形成Poly层，作为栅电极引出；S900，在Poly层上通过沉积形成与Poly层和NP区相接触的隔离介质层，隔绝栅极和源级，避免两处短接；本发明降低器件电阻，提高器件通流能力，降低了器件发生双极退化的可能性。
-
公开(公告)号：CN118507525A
公开(公告)日：2024-08-16
申请号：CN202410835255.3
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种集成异质结二极管的SiC器件及制备方法，涉及半导体技术领域。采用P型多晶硅与SiC漂移层之间形成异质结，形成类似肖特基二极管的结构，由于异质结的势垒高度可以通过材料的掺杂浓度和界面电荷来调节，因此可以使其导通电阻更小，在器件续流过程中此异质结二极管先行开启，避免了SiC MOSFET发生双极退化效应，同时所带来的续流损耗也会更小。
-
Patent Agency Ranking
公开(公告)号：CN118507524A
公开(公告)日：2024-08-16
申请号：CN202410833642.3
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种集成SBD的SiC场效应晶体管及制备方法，涉及半导体技术领域。在SiC MOSFET器件中集成SBD结构，在不影响器件源胞通流能力的同时，将原本在续流过程中只有PN结体二极管作为泄流路径，转变为同时有SBD和PN结两种体二极管作为路径，不仅减小了器件在续流过程中的导通损耗，而且也降低了器件双极退化效应的发生，使得器件可以更长期稳定的使用。
-
公开(公告)号：CN118213276B
公开(公告)日：2024-08-02
申请号：CN202410623579.0
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 一种沟槽栅碳化硅MOSFET器件及其制备方法，涉及半导体技术领域。沟槽栅碳化硅MOSFET器件由于曲率效应，使得沟槽底部拐角易引起电场集中，并且生长形成的栅氧层由于较高的界面态导致质量较差，因此沟槽栅碳化硅MOSFET器件的沟槽底部拐角的保护设计决定着器件可靠性。本发明通过在沟槽底部形成高浓度的Pshield区，将拐角完全包裹，使得原本集中在沟槽栅氧底部拐角的场强集中在Pshield区，避免了沟槽栅氧的失效。
-
公开(公告)号：CN118231261A
公开(公告)日：2024-06-21
申请号：CN202410623588.X
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/423 , H01L29/06 , H01L29/78 , H01L27/07 , H01L29/872
Abstract: 一种集成SBD的沟槽栅碳化硅MOSFET及制备方法，涉及半导体技术领域。本发明使沟道区的载流子运动路径从上而下纵向，将沟槽栅氧底部完全包裹于PW区，避免了沟槽栅氧底部拐角的电场集中，防止栅氧的早期失效；并且本发明的沟槽栅碳化硅MOSFET内部同时具有PN结二极管和肖特基二极管，因此在续流过程中，肖特基二极管的低正向压降减小了器件的续流损耗，而PN结二极管则可以在通过大浪涌电流时作为另一泄流路径打开，从而提高器件的抗浪涌电流能力。此外，肖特基二极管的单极性结构在续流过程中也不会发生空穴进入到漂移层中的现象，降低了器件的双极退化风险。
-
公开(公告)号：CN118197923A
公开(公告)日：2024-06-14
申请号：CN202410623584.1
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 一种降低沟槽栅氧电场的碳化硅MOSFET器件及制备方法，涉及半导体技术领域。沟槽栅碳化硅MOSFET由于沟槽栅氧底部拐角的界面电场集中，以及栅氧的高界面态，导致器件在运行过程中栅氧层易产生击穿失效，大幅影响着器件的使用可靠性。本发明在沟槽栅氧底部设有一层浓度较浅的N‑区，这层浅N‑区完全将沟槽底部包裹，帮助PN结在沟槽栅氧底部进行耗尽，避免了电场集中，从而降低了器件沟槽栅氧的击穿失效概率，提高器件可靠性。根据仿真验证，本发明结构将原本聚集于沟槽栅氧底部拐角的电场转移到了浅N‑区，最大场强数值也降低了近60%。
-
公开(公告)号：CN117542734A
公开(公告)日：2024-02-09
申请号：CN202311780404.2
申请日：2023-12-22
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L29/06 , H01L29/16
Abstract: 一种高压碳化硅器件及制备方法，涉及半导体技术领域。本发明中沟槽刻蚀区可以和对准标记图形同一层光刻板制作，不增加工艺复杂度和制造成本。芯片边缘刻蚀沟槽使得P区注入结深增加，在器件反向加压测试时时，使得背面电极的等势面不再划片道表面，由于刻蚀形成的深PN结在反向耗尽时，其电场梯度几乎全部转移到耗尽区内，划片道表面电势将被极大限度的拉低，两者之间的电势差根本不足以激发空气电离，从未避免上述打火现象的发生。并且，刻蚀后形成的PN结深更深，电场梯度转移到更深的外延层内，终端至划片道可以设计的更小，从而提高晶圆利用率，降低成本。
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.06 seconds)
