-
公开(公告)号：CN109378270A
公开(公告)日：2019-02-22
申请号：CN201811145353.5
申请日：2018-09-29
Applicant: 大连芯冠科技有限公司
IPC: H01L21/28 , H01L21/027
Abstract: 本发明公开一种工艺流程简单、成本低、效率高且可保证加工精度的功率器件多场板的制备方法，与现有技术的区别是将光刻胶层逐次划分区域并控制各区域曝光时间，使光刻胶层在水平方向上分为完全曝光区、不完全曝光区及未曝光区，所述完全曝光区位于中部，完全曝光区两侧由下至上分别与不完全曝光区内侧面、不完全曝光区上表面及未曝光区相接且界面连续呈阶梯状；控制显影时间使光刻胶层的完全曝光区溶于显影液中并保留不完全曝光区及未曝光区；刻蚀至在介质层上形成多个场板台阶为止。
-
公开(公告)号：CN108831922A
公开(公告)日：2018-11-16
申请号：CN201810567839.1
申请日：2018-06-05
Applicant: 大连芯冠科技有限公司
Inventor： 王荣华
IPC: H01L29/778 , H01L21/336 , H01L29/10
Abstract: 本发明公开一种可提高开关速度或极限截止频率的具有GaAs和GaN复合沟道的GaN HEMT器件，由下至上依次为衬底、缓冲层、GaN沟道层及InxAlyGa1-x-yN势垒层，在有源区有源电极、漏电极及有栅电极，漏电极下方有从InxAlyGa1-x-yN势垒层向下深及InxAlyGa1-x-yN沟道层或InxAlyGa1-x-yN缓冲层的纵向槽，在纵向槽内由下至上依次有InmAlnGa1-m-nAs缓冲层、InmAlnGa1-m-nAs沟道层及InmAlnGa1-m-nAs势垒层。
-
公开(公告)号：CN113990941A
公开(公告)日：2022-01-28
申请号：CN202111255288.3
申请日：2021-10-27
Applicant: 大连芯冠科技有限公司
IPC: H01L29/267 , H01L21/02 , C23C16/30 , C23C16/34
Abstract: 本发明涉及一种氮化镓异质外延层，由下至上包括硅衬底、缓冲层和GaN层，其特征在于：还包括设置在所述硅衬底和所述缓冲层之间的厚度为500‑2000nm的Si3N4层，所述缓冲层的组分为AlxGa1‑xN，其中0.05≤x≤0.45。该外延层的制备方法为在硅衬底上采用金属有机化合物化学气相沉淀MOCVD法或等离子体增强化学气相沉积PECVD法，以硅烷或氯硅烷与NH3为原料并控制生长工艺参数生长Si3N4层，之后继续生长AlxGa1‑xN缓冲层和GaN层。该外延层只需要相对比较薄的GaN层就可以达到目前功率器件的性能，提高整体外延层的晶体质量，从而提升HEMT器件的电子迁移率、高耐压及低漏电流等电学特性。
-
公开(公告)号：CN110676189B
公开(公告)日：2021-09-14
申请号：CN201910918010.6
申请日：2019-09-26
Applicant: 大连理工大学 , 大连芯冠科技有限公司
Abstract: 本申请公开了一种确定GaN cascode器件失效位置的测试分析方法，属于半导体芯片的可靠性测试领域。技术要点是：对器件的栅极漏电水平Igss进行测量；对器件在关态低漏级电压下的漏级漏电水平Idss@LV进行测量；对器件在关态高漏级电压下的漏电水平Idss@HV进行测量；通过测试结果分析对照表可以确定器件内部的失效位置，同时明确器件失效的原理和模型。有益效果：本发明所述的确定GaN cascode器件失效位置的测试分析方法将传统测试的繁琐流程简化为三步，且无需解封步骤，在保证测试分析结果准确性同时能快速准确地得出器件的失效位置和原理。
-
公开(公告)号：CN111337807A
公开(公告)日：2020-06-26
申请号：CN202010186109.4
申请日：2020-03-17
Applicant: 大连芯冠科技有限公司
Abstract: 本发明提供一种开关器件的高频高压动态导通电阻测试电路及测量方法，电路包括主路和测试支路；所述主路包括被测开关管、负载、检流电阻以及供电电源，所述被测开关管的漏极与所述负载串联并连接于供电电源正极，源极与检流电阻串联并连接供电电源负极；所述测试支路包括测试开关管及测试电阻，所述测试开关管的漏极与所述负载串联并连接于供电电源正极；通过控制所述测试开关管的开关来控制测试端电压，当被测开关管导通时，测试端电压为被测开关管的导通压降，当被测器件关断时测试端电压被钳制在低电压。本发明提出一种新的测试方法，实现了高压有效钳制，有效减少输出电容充放电引起的电压过冲现象，引入了零电压零电流开关的测量支路有效改善了震荡，提升测试精度。
-
Patent Agency Ranking
公开(公告)号：CN109490743A
公开(公告)日：2019-03-19
申请号：CN201811499473.5
申请日：2019-01-16
Applicant: 大连芯冠科技有限公司
IPC: G01R31/26
Abstract: 本发明公开一种半导体晶圆PCM测试方法，在硬件上设置了连接于测试源表和探针排之间并与电脑控制端口相接的开关矩阵，软件上增加了测试项目档案管理。电脑控制探针台进行PCM切换后，只需控制载台在一个PCM各个测试结构中移动、控制开关矩阵实现各种测试方法与源表的接线转换、控制不同测试程序的调用，即可完成对PCM所有测试结构的测试，操作简单，可有效提高测试效率。
-
公开(公告)号：CN109346513A
公开(公告)日：2019-02-15
申请号：CN201811145381.7
申请日：2018-09-29
Applicant: 大连芯冠科技有限公司
IPC: H01L29/207 , H01L29/06 , H01L21/02 , C30B25/18
Abstract: 本发明公开一种可提高晶体质量和耐压性能的氮化物外延层，有衬底、AlN缓冲层、AlxGa1-xN缓冲层及GaN层，AlN缓冲层上表面有孔洞，所述孔洞内插接有MgxN纳米柱。制备方法依次按照如下步骤进行：在衬底上生长AlN缓冲层；控制反应室的压力为50~150mbar，以150~500 sccm的流量向反应室内通入金属镁元素5~30 s；依次生长AlxGa1-xN缓冲层及GaN层。
-
公开(公告)号：CN108598162A
公开(公告)日：2018-09-28
申请号：CN201810436768.1
申请日：2018-05-09
Applicant: 大连芯冠科技有限公司
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开一种具有极化匹配势垒层的增强型GaN HEMT，由下至上依次为衬底、缓冲层、沟道层及AlxInyGa1-x-yN势垒层，所述AlxInyGa1-x-yN势垒层边缘有隔离区，在隔离区之内有源区的AlxInyGa1-x-yN势垒层上有源电极、漏电极及栅电极，所述AlxInyGa1-x-yN势垒层由极化强度大于沟道层的极化不匹配势垒层和极化强度与沟道层匹配的极化匹配势垒层拼成，所述极化匹配势垒层位于栅电极正投影下方区域内。具有高阈值电压及低沟道导通电阻，制备方法稳定可重复且均匀性高。
-
公开(公告)号：CN106449746A
公开(公告)日：2017-02-22
申请号：CN201610908528.8
申请日：2016-10-19
Applicant: 大连芯冠科技有限公司
Inventor： 王荣华
IPC: H01L29/778 , H01L29/20 , H01L29/06
CPC classification number: H01L29/778 , H01L29/0684 , H01L29/20
Abstract: 本发明公开一种可改善电流崩塌效应的GaN HEMT，有沟道层（3）及势垒层（4），在有源区内设有源电极（5）、漏电极（6）及栅电极（7），所述漏电极（6）的宽度为W，所述源电极（5）与栅电极（7）之间的间距为Ls，所述栅电极（7）与漏电极（6）之间的间距为Ld，其特征在于：在栅电极（7）与漏电极6）之间的势垒层（4）上设有可阻挡部分栅电极电子通过施主能级向漏电极迁移的阻挡区（9），使800V下归一化后的动态导通电阻趋于1。
-
公开(公告)号：CN209746082U
公开(公告)日：2019-12-06
申请号：CN201920273272.7
申请日：2019-03-05
Applicant: 大连芯冠科技有限公司
IPC: G01R31/26
Abstract: 本实用新型公开一种功率半导体器件功率循环测试系统，设有控制电路及由控制电路控制的稳压电源、制冷装置及被测器件驱动电路；所述稳压电源的输出分别与多个检测支路相接；所述检测支路设有与稳压电源相接的检流电阻，与检测电阻串联有由控制电路控制开断的低阻开关器件，与低阻开关器件并联有分压电阻，所述检流电阻两端与模拟信号选择电路相接，模拟信号选择电路的输出与电压信号采集电路相接；所述电压信号采集电路的输出与控制电路相接；测试时，所述被测器件驱动电路与被测器件栅极相接，所述低阻开关器件与被测器件相串联，所述模拟信号选择电路亦接于被测器件源极与漏极之间。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.036 seconds)
