公开(公告)号：CN102738216A

公开(公告)日：2012-10-17

申请号：CN201210185646.2

申请日：2008-10-22

Applicant: 夏普株式会社

Inventor： 高藤裕 ,  中川和男 ,  福岛康守 ,  富安一秀 ,  竹井美智子

IPC: H01L29/10 ,  H01L27/12

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L27/1229 ,  H01L29/1054 ,  H01L29/1608 ,  H01L29/665 ,  H01L29/66772

Abstract: 本发明提供在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性和减小配线电阻的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。本发明为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置，该半导体装置的特征在于：该绝缘基板的耐热温度为600℃以下，该多个单晶半导体元件为MOS晶体管，该MOS晶体管层叠有：第一栅极电极和侧壁；栅极绝缘膜；和该单晶半导体薄膜，该第一栅极电极与该单晶半导体薄膜的沟道自匹配，该侧壁与该单晶半导体薄膜的LDD区域自匹配，该第一栅极电极和该侧壁与该单晶半导体薄膜相比配置在上层。

公开(公告)号：CN101874294B

公开(公告)日：2012-10-03

申请号：CN200880117658.3

申请日：2008-11-14

Applicant: 夏普株式会社

Inventor： 竹井美智子 ,  福岛康守 ,  富安一秀 ,  守口正生 ,  高藤裕

IPC: H01L21/336 ,  H01L21/02 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214

Abstract: 本发明公开了一种半导体装置的制造方法、半导体装置及显示装置。该半导体装置的制造方法包括第一工序、第二工序、第三工序以及第四工序，在该第一工序中形成包括器件部的基体层，该器件部具有栅极电极以及覆盖该栅极电极而形成的平坦的层间绝缘膜，在该第二工序中，利用离子注入法向基体层注入剥离用物质，来形成剥离层，在该第三工序中，将基体层贴在基板上，在该第四工序中，沿剥离层分离并除去基体层的一部分，栅极电极及层间绝缘膜的剥离用物质的注入射程实质上相等。

公开(公告)号：CN102687269A

公开(公告)日：2012-09-19

申请号：CN201080059548.3

申请日：2010-12-02

Applicant: 夏普株式会社

Inventor： 富安一秀 ,  高藤裕 ,  福岛康守 ,  多田宪史 ,  松本晋

IPC: H01L25/04 ,  H01L25/18

CPC classification number: H01L27/1266 ,  C09J7/387 ,  G02F1/13454 ,  H01L25/0655 ,  H01L27/1229 ,  H01L27/124 ,  H01L27/1251 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置(130)，其具备：被接合基板(100)；薄膜元件(80)，其形成于被接合基板(100)上；以及半导体元件(90a)，其接合到被接合基板(100)上，是在半导体元件主体(50)的被接合基板(100)侧层叠多个基底层(51～54)而形成的，多个基底层(51～54)分别具有绝缘层和层叠于该绝缘层的电路图案，最靠被接合基板(100)侧的基底层(54)具有电路图案被引出到薄膜元件(80)侧而形成的延设部(E)，在薄膜元件(80)与半导体元件(90a)之间设有树脂层(120)，薄膜元件(80)和半导体元件主体(50)通过设于树脂层(120)上的连接配线(121a)、延设部(E)以及各电路图案而相互连接。

公开(公告)号：CN101878534B

公开(公告)日：2012-07-04

申请号：CN200880117043.0

申请日：2008-09-19

Applicant: 夏普株式会社

Inventor： 福岛康守 ,  高藤裕 ,  多田宪史

IPC: H01L29/786 ,  H01L21/02 ,  H01L21/336 ,  H01L27/12

CPC classification number: H01L21/84 ,  H01L21/76254 ,  H01L27/12 ,  H01L29/78603 ,  H01L29/78621

Abstract: 本发明提供一种半导体装置和显示装置。该半导体装置(10)通过由剥离层剥离一部分而形成的包含CMOS晶体管(3)的半导体基板(1)与玻璃基板(2)相互贴合而构成。与NMOS晶体管(3n)的沟道区域(35n)同一导电型的P型、并且比沟道区域(35n)高浓度的p型高浓度杂质区域(39n)，与沟道区域(35n)电连接而形成，以使得沟道区域(35n)的电位被固定。与PMOS晶体管(3p)的沟道区域(35p)同一导电型的N型、并且比沟道区域(35p)高浓度的N型高浓度杂质区域(39p)，与沟道区域(35p)电连接而形成，以使得沟道区域(35p)的电位被固定。由此，提供一种通过抑制薄膜晶体管的特性变动能够实现高性能化的半导体装置和包括该半导体装置的显示装置。

公开(公告)号：CN102265380A

公开(公告)日：2011-11-30

申请号：CN200980152604.5

申请日：2009-11-25

Applicant: 夏普株式会社

Inventor： 松本晋 ,  高藤裕 ,  福岛康守 ,  富安一秀 ,  多田宪史

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266

Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置包括：被接合基板(10a)；和与被接合基板(10a)接合且形成有元件图案(T)的半导体元件部(25aa)，在被接合基板(10a)和半导体元件部(25aa)的接合界面，在被接合基板(10a)和半导体元件部(25aa)中的至少一个形成有凹部(23a)。

公开(公告)号：CN101401195B

公开(公告)日：2010-11-03

申请号：CN200680053839.5

申请日：2006-12-13

Applicant: 夏普株式会社

Inventor： 竹井美智子 ,  富安一秀 ,  福岛康守 ,  高藤裕

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/265 ,  H01L21/324 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L21/26513 ,  H01L21/26506 ,  H01L21/324 ,  H01L27/1214 ,  H01L27/1266 ,  H01L29/66772 ,  H01L29/78603

Abstract: 本发明提供一种半导体元件的转印方法和半导体装置的制造方法以及半导体装置，利用离子注入的剥离方法，将形成于单结晶硅晶片(5)上的晶体管(70)暂时转印至第一临时支撑基板(30)上，在高温下对该第一临时支撑基板(30)实施热处理，恢复上述转印时在单结晶硅晶片(5)的晶体管沟道中产生的结晶缺陷，然后，将该晶体管(70)制成芯片并转印至TFT基板(80)上。制成芯片的晶体管(70)的转印使用离子注入的剥离方法以外的方法。

公开(公告)号：CN101874294A

公开(公告)日：2010-10-27

申请号：CN200880117658.3

申请日：2008-11-14

Applicant: 夏普株式会社

Inventor： 竹井美智子 ,  福岛康守 ,  富安一秀 ,  守口正生 ,  高藤裕

IPC: H01L21/336 ,  H01L21/02 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214

Abstract: 本发明公开了一种半导体装置的制造方法、半导体装置及显示装置。该半导体装置的制造方法包括第一工序、第二工序、第三工序以及第四工序，在该第一工序中形成包括器件部的基体层，该器件部具有栅极电极以及覆盖该栅极电极而形成的平坦的层间绝缘膜，在该第二工序中，利用离子注入法向基体层注入剥离用物质，来形成剥离层，在该第三工序中，将基体层贴在基板上，在该第四工序中，沿剥离层分离并除去基体层的一部分，栅极电极及层间绝缘膜的剥离用物质的注入射程实质上相等。

公开(公告)号：CN101855704A

公开(公告)日：2010-10-06

申请号：CN200880115930.4

申请日：2008-10-22

Applicant: 夏普株式会社

Inventor： 高藤裕 ,  中川和男 ,  福岛康守 ,  富安一秀 ,  竹井美智子

IPC: H01L21/02 ,  H01L21/265 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L27/1229 ,  H01L29/1054 ,  H01L29/1608 ,  H01L29/665 ,  H01L29/66772

Abstract: 本发明提供在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性和减小配线电阻的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。本发明为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，上述制造方法包括：热处理工序，在650℃以上对上述单晶半导体薄膜进行热处理，上述单晶半导体薄膜形成上述多个单晶半导体元件的至少一部分、且与耐热温度比上述绝缘基板的耐热温度高的中间基板接合。

公开(公告)号：CN101842871A

公开(公告)日：2010-09-22

申请号：CN200880113589.9

申请日：2008-10-14

Applicant: 夏普株式会社

Inventor： 竹井美智子 ,  高藤裕 ,  福岛康守 ,  富安一秀 ,  史蒂芬·罗伊·德鲁斯

IPC: H01L21/02 ,  H01L23/522 ,  H01L27/12 ,  H01L21/304 ,  H01L21/768

CPC classification number: H01L27/1266 ,  H01L21/31053 ,  H01L21/76819 ,  H01L27/1214 ,  H01L29/66772

Abstract: 本发明提供一种半导体装置的制造方法，其能够提高形成在半导体基板上的半导体芯片的表面平坦性，抑制在表面具有绝缘性的基板上移动的半导体芯片的电气特性的偏差，并且改善制造成品率。本发明的半导体装置的制造方法是在表面具有绝缘性的基板上配置有包括导电图案膜的半导体芯片的半导体装置的制造方法，上述制造方法按顺序包括如下工序：在半导体基板上和半导体基板上的导电图案膜上形成第一绝缘膜，使第一绝缘膜图案化来除去与导电图案膜重叠的区域的第一绝缘膜，由此形成平坦的第一绝缘图案膜的工序；形成第二绝缘膜并研磨上述第二绝缘膜来形成平坦化膜的工序；隔着上述平坦化膜向半导体基板注入剥离用物质来形成剥离层的工序；将上述半导体芯片从与半导体基板相反的一侧转移到在上述表面具有绝缘性的基板上的工序；以及沿着剥离层分离该半导体芯片的工序。并且，本发明还提供由上述制造方法所制作的半导体装置。

公开(公告)号：CN101689479A

公开(公告)日：2010-03-31

申请号：CN200880021899.8

申请日：2008-04-01

Applicant: 夏普株式会社

Inventor： 福岛康守 ,  高藤裕 ,  富安一秀 ,  竹井美智子 ,  斯蒂文·道罗斯

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

Abstract: 本发明公开了一种半导体装置及其制造方法。在该半导体装置的制造方法中，器件部形成工序包含在形成第二平坦化层之前在第一平坦化层上形成覆盖多个导电膜的平坦化辅助层的辅助层形成工序，在该辅助层形成工序中形成了平坦化辅助层，使从第一平坦化层的与基体层相反一侧的表面开始算起的平坦化辅助层的高度在形成有导电膜的区域的至少一部分和未形成有导电膜的区域的至少一部分彼此相等。