-
-
公开(公告)号:CN109075375B
公开(公告)日:2022-12-09
申请号:CN201780027749.7
申请日:2017-04-26
Applicant: 国际商业机器公司
IPC: H01M10/04
Abstract: 提供一种微电池(50A,50B,50C),其中金属密封层(18)用于在微电池(50A,50B,50C)的阳极侧和微电池(50A,50B,50C)的阴极侧之间提供气密密封。金属密封层(18)围绕位于阳极侧的每个金属阳极结构(16)的周边形成,然后金属密封层(18)粘合到存在于阴极侧上的壁结构的可焊金属层(32)上。壁结构包含暴露金属集电器结构(24)的腔体(34)。所述腔体(34)填充有电池材料(36)。
-
公开(公告)号:CN105447213B
公开(公告)日:2018-08-24
申请号:CN201410437455.X
申请日:2014-08-29
Applicant: 国际商业机器公司
IPC: G06F17/50
CPC classification number: G06F17/5036 , G06F17/5022
Abstract: 本发明公开了用于对电路设计进行仿真的方法和设备。所述方法包括:识别电路设计中的至少一个时序逻辑元件到时序逻辑元件S2S块,其中所述S2S块包括至少一个输入端时序逻辑元件,至少一个输出端时序逻辑元件,和输入端时序逻辑元件与输出端时序逻辑元件之间的中间部分,并且其中所述中间部分包括至少一个组合逻辑元件;确定所述中间部分的逻辑特性和时序特性;和以具有所述逻辑特性和时序特性的功能性模块替换所述中间部分,生成简化的电路设计用于仿真。采用根据本发明实施例的技术方案,可以缩短仿真所需的时间。
-
公开(公告)号:CN104077427B
公开(公告)日:2017-03-22
申请号:CN201310103413.8
申请日:2013-03-28
Applicant: 国际商业机器公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F2217/62
Abstract: 本发明公开了跨时钟域的时钟树构建方法和系统、集成电路及制造方法。根据本发明的一个方面,提供了一种构建时钟树的方法,该方法包括以下步骤:获取描述集成电路的网表,该网表包括描述了属于多个时钟域的时钟接收端在集成电路图形上的物理位置和逻辑连接的数据;以及基于该网表构建跨时钟域的时钟树,使得属于不同的时钟域的时钟单元能够共享更多的物理位置。根据本发明,能够优化跨时钟域的时钟树,从而提升集成电路的性能。
-
公开(公告)号:CN105335379A
公开(公告)日:2016-02-17
申请号:CN201410293660.3
申请日:2014-06-26
Applicant: 国际商业机器公司
IPC: G06F17/30
CPC classification number: G06F17/5081
Abstract: 本发明公开了一种突变测试中对突变、测试用例、随机种子的组合排序的方法和设备,该方法包括:根据测试用例目标的信号,对编译后的待测试集成电路获得与该测试用例目标的信号相关的逻辑门及相关的逻辑门上的突变;计算所述突变与所述测试用例目标的信号之间的距离;对编译后的待测试集成电路进行电路仿真,获得突变、测试用例、随机种子的组合对应的激活周期数;获得突变、测试用例的组合对应的激活周期数方差;以及根据所述距离,所述激活周期数,以及所述激活周期数方差,对突变、测试用例、随机种子的组合排序。该方法和设备能够减少突变仿真选择等价突变的概率。
-
公开(公告)号:CN105224475A
公开(公告)日:2016-01-06
申请号:CN201410240466.9
申请日:2014-05-30
Applicant: 国际商业机器公司
IPC: G06F12/0871
CPC classification number: G06F12/0871 , G06F3/0608 , G06F3/0631 , G06F3/0653 , G06F3/0656 , G06F3/0679 , G06F11/00 , G06F12/0638
Abstract: 本发明提供了用于调整存储装置的分配的方法和装置。在一个实施方式中,提供了一种用于调整存储装置的分配的方法,存储装置中的第一部分被分配以用作分级存储,存储装置中的第二部分被分配以用作高速缓存存储,方法包括:分别采集第一部分的运行状态和第二部分的运行状态;基于第一部分的运行状态获取第一部分的性能度量;基于第二部分的运行状态获取第二部分的性能度量;以及基于第一部分的性能度量和第二部分的性能度量,调整存储装置的容量在第一部分和第二部分之间的分配。在一个实施方式中,提供了一种用于调整存储装置的分配的装置。采用本发明的方法和装置,可以基于存储系统的运行状态来调整存储装置的分配,以便提高数据访问性能。
-
公开(公告)号:CN102263609B
公开(公告)日:2014-03-05
申请号:CN201010192374.X
申请日:2010-05-31
Applicant: 国际商业机器公司
IPC: H04L1/00
CPC classification number: H03M13/333 , H03M13/09 , H03M13/2742 , H03M13/51 , H03M13/6561 , H04L1/0046 , H04L7/048
Abstract: 本发明公开了一种用于以太网前向纠错层接收的数据流的帧边界检测方法和设备,并公开了一种用于以太网前向纠错层接收的数据流的解码方法和系统。该帧边界检测设备可以包括:缓存器,用于对数据流中的数据进行缓存,所述缓存器的数据长度大于1帧;校正子生成器,用于基于第一数据项、第二数据项以及前一校正子的中间计算结果计算当前校正子,其中第一数据项是当前待测帧的最后一比特数据,第二数据项是所述当前待测帧的前一比特数据;以及比较器,用于使用当前校正子检测所述第一比特数据是否是一个以太网前向纠错层帧边界。该帧边界检测设备可以提高帧边界检测速度。
-
公开(公告)号:CN102035616B
公开(公告)日:2013-12-04
申请号:CN200910177335.X
申请日:2009-09-30
Applicant: 国际商业机器公司
CPC classification number: H04L1/0047 , H03M13/159 , H03M13/33 , H03M13/333 , H03M13/6561 , H04L7/048
Abstract: 本发明公开了用于以太网前向纠错层接收的数据流的帧边界检测系统和同步系统,该帧边界检测系统包括了移位器、2个解扰器、校正子产生器以及错误诊断器,该错误诊断器包括大小端模式控制器,用于控制错误诊断器的大小端转换,如果该错误诊断器工作在大端模式下,所述错误诊断器实现校正子产生器的功能,与所述校正子产生器同时工作,进行第二FEC校验,其中在移位器截取一帧又A个比特长度的数据进行FEC校验时,可以验证两个帧起始位置,其中A为小于一帧的长度的正整数。本发明能够提高帧边界检测速度和帧同步速度,并且只增加少量的硬件的开销。
-
公开(公告)号:CN101997628B
公开(公告)日:2013-08-14
申请号:CN200910168619.2
申请日:2009-08-28
Applicant: 国际商业机器公司
CPC classification number: H04L7/048
Abstract: 本发明公开了用于以太网前向纠错层接收的数据流的帧边界检测方法和系统,方法包括:从数据流截取一帧长度的数据;从该一帧长度的数据的起始位置开始,对该一帧长度的数据进行FEC校验;如果该一帧长度的数据的FEC校验不正确,则将从数据流的上述一帧长度的数据的结束位置的下一比特位开始,跳过sbn比特位的数据流位置作为待截取的下一帧数据的起始位置,其中sbn为大于所述以太网前向纠错层的硬件电路的流水线延迟,并且与帧的长度互质的整数;返回上述截取步骤;如果该一帧长度的数据的FEC校验正确,则确定该一帧长度的数据的起始位置为数据流的帧边界位置。本发明能够提高帧边界检测速度和帧同步速度,并且没有增加硬件的开销。
-
公开(公告)号:CN102722448A
公开(公告)日:2012-10-10
申请号:CN201110079728.4
申请日:2011-03-31
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/00 , G06F11/1451 , G06F12/0866 , G06F12/121 , G06F2212/217
Abstract: 本发明提供了一种管理高速存储器的方法,其中用索引条目指示高速存储器存储单元,并为不同类型的低速存储器设置对应的非空闲索引,通过在非空闲索引中包括索引条目来将所指示的高速存储器存储单元分配给对应的低速存储器,通过从非空闲索引中逐出该索引条目来回收该高速存储器存储单元,该方法包括:响应于收到逐出请求,获取与各非空闲索引对应的边际性能损失,所述边际性能损失表示在对应的非空闲索引中进行逐出操作引起的处理器读操作时间的变化;比较各非空闲索引对应的边际性能损失,选取边际性能损失符合逐出条件的非空闲索引作为逐出索引;从所述逐出索引中选择索引条目进行逐出操作。该方法改进了逐出操作的合理性,提升了系统的整体性能。
-
-
-
-
-
-
-
-
-