-
公开(公告)号：CN108807219A
公开(公告)日：2018-11-13
申请号：CN201810161978.4
申请日：2018-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67
CPC classification number: H01L21/02068 , C11D3/044 , C11D7/505 , C23F1/10 , C23F1/16 , H01L21/02063 , H01L21/0337 , H01L21/3065 , H01L21/67023 , H01L21/67063
Abstract: 公开了用于半导体器件制造的系统和方法。用于去除含碳硅材料(例如等离子体残留物)或含氮硅材料(例如等离子体残留物)的半水性湿法清洁系统和方法包括羟基封端的有机化合物、二醇和氟离子供体材料。该系统被配置为在干法蚀刻后的湿法清洁期间保护氧化硅和非晶硅。该湿法清洁系统被配置为选择性地去除含碳或含氮的等离子体残留物。该湿法清洁系统的pH值可以被修改以调整用于去除含碳或含氮等离子体残留物的选择性。结果，可以实现小于约3纳米的正TEOS凹陷。此外，该湿法清洁系统可以被改变用于回收和后续的再利用。
-
公开(公告)号：CN104934472B
公开(公告)日：2018-01-26
申请号：CN201410222725.5
申请日：2014-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66795 , H01L21/02236 , H01L21/02529 , H01L21/02532 , H01L21/02579 , H01L21/0262 , H01L21/30625 , H01L29/785
Abstract: 本发明提供了一种器件，该器件包括：衬底、鳍结构、第一源极/漏极区、以及第二源极/漏极区；其中，衬底包括硅；鳍结构包括由硅形成且由隔离区环绕的下部、由碳化硅锗形成的中部、由硅形成的上部和在中部与上部之间形成的碳化硅层，其中，中部由氧化物层环绕，上部包括沟道；第一源极/漏极区包括第一磷化硅区和在第一磷化硅区下面形成的第一碳化硅层；并且第二源极/漏极区包括第二磷化硅区和在第二磷化硅区下面形成的第二碳化硅层。本发明还提供了FINFET结构及其制造方法。
-
公开(公告)号：CN120018551A
公开(公告)日：2025-05-16
申请号：CN202510124509.5
申请日：2025-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体结构及其形成方法。半导体结构包括位于衬底上方的多个第一纳米结构以及与第一纳米结构相邻的多个第二纳米结构。半导体结构包括位于第一纳米结构上方的保护层以及形成在第一纳米结构上的第一栅极结构。半导体结构包括形成在第二纳米结构上的第二栅极结构。半导体结构包括位于第一栅极结构和第二栅极结构之间的第一介电壁，并且第一介电壁的顶面高于保护层的顶面。
-
公开(公告)号：CN119947178A
公开(公告)日：2025-05-06
申请号：CN202510050669.X
申请日：2025-01-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在形成纳米结构晶体管的栅极结构之前，去除纳米结构晶体管的源极/漏极区域和纳米结构晶体管的牺牲纳米结构层之间的内部间隔件。去除牺牲纳米结构层，并且然后去除内部间隔件。然后，牺牲纳米结构层用纳米结构晶体管的栅极结构替换，从而使得栅极结构和源极/漏极区域通过由于去除内部间隔件而产生的气隙间隔开。源极/漏极区域和栅极结构之间的气隙的介电常数(或相对介电系数)小于内部间隔件的材料的介电常数。气隙的较小介电常数减小了源极/漏极区域和栅极结构之间的电容量。本申请的实施例涉及半导体器件及其形成方法。
-
公开(公告)号：CN112750891B
公开(公告)日：2025-04-29
申请号：CN202010685457.6
申请日：2020-07-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供半导体装置结构及其形成方法。半导体装置结构包含位于基底上方的多个半导体纳米结构以及位于基底上方的两个外延结构。半导体纳米结构的每一者在外延结构之间，且外延结构为p型掺杂。半导体装置结构也包含环绕半导体纳米结构的栅极堆叠物。半导体装置结构还包含位于栅极堆叠物与基底之间的介电应力结构，外延结构延伸超出介电应力结构的顶表面。
-
Patent Agency Ranking
公开(公告)号：CN119815855A
公开(公告)日：2025-04-11
申请号：CN202411883237.9
申请日：2024-12-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供了一种半导体器件和形成半导体器件的方法。该方法包括通过形成源极/漏极开口而在衬底上形成纳米结构沟道堆叠件。该方法还包括在源极/漏极开口中形成牺牲源极/漏极。该方法还包括通过用锗浓度超过牺牲源极/漏极的替换源极/漏极来替换牺牲源极/漏极，以增加纳米结构沟道堆叠件的拉伸应力。
-
公开(公告)号：CN112750820B
公开(公告)日：2025-02-07
申请号：CN202011162376.4
申请日：2020-10-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种半导体装置结构及其形成方法。此半导体装置结构包括位于基板上方的多个半导体纳米结构及两个外延结构。半导体纳米结构的每一个位于两个外延结构之间。此半导体装置结构还包括环绕半导体纳米结构的栅极堆叠结构。此半导体装置结构还包括位于栅极堆叠结构与基板之间的应力结构。外延结构延伸超出应力结构的顶表面。
-
公开(公告)号：CN118486652A
公开(公告)日：2024-08-13
申请号：CN202410429266.1
申请日：2024-04-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开的实施例提供半导体器件结构及其形成方法。该方法包括在相邻的鳍结构之间的隔离区域上方沉积间隔件层，并且间隔件层形成在鳍结构的侧壁和顶部上。该方法还包括在鳍结构之间的间隔件层上形成掩模，并且该掩模的高度基本上小于鳍结构的高度。该方法还包括去除间隔件层的部分并且使鳍结构凹进以形成间隔件并且暴露每个鳍结构的部分，间隔件包括设置在隔离区域上的具有“U”形的第一部分，并且每个鳍结构部分具有位于基本上低于隔离区域的顶面的水平处的顶面。该方法还包括去除掩模。
-
公开(公告)号：CN118039694A
公开(公告)日：2024-05-14
申请号：CN202410082957.9
申请日：2024-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 器件包括：纳米结构的第一堆叠件，形成在衬底上方；纳米结构的第二堆叠件，形成为与第一堆叠件相邻；第一栅极结构，位于第一堆叠件的纳米结构上；第二栅极结构，位于第二堆叠件的纳米结构上；第一绝缘壁，将第一栅极结构和第二栅极结构分隔开；硬掩模层，位于第一栅极结构上和第二栅极结构上；以及栅极接触件，延伸穿过硬掩模层以物理和电接触第一栅极结构。本申请的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN116487434A
公开(公告)日：2023-07-25
申请号：CN202310174729.X
申请日：2023-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 器件包括衬底上方的纳米结构的第一垂直堆叠件、衬底上方的纳米结构的第二垂直堆叠件、邻接纳米结构的第一垂直堆叠件的第一源极/漏极区域、邻接纳米结构的第二垂直堆叠件的第二源极/漏极区域、环绕第一垂直堆叠件的纳米结构的第一栅极结构、环绕第二垂直堆叠件的纳米结构的第二栅极结构、位于第一和第二源极/漏极区域上方的介电层，以及从介电层的上表面延伸至第一和第二源极/漏极区域的上表面下方的水平的隔离结构，该隔离结构位于第一源极/漏极区域和第二源极/漏极区域之间。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.048 seconds)
