公开(公告)号：CN111755344B

公开(公告)日：2023-10-24

申请号：CN202010084354.4

申请日：2020-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  林孟良 ,  庄博尧 ,  翁得期 ,  郑心圃

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/485 ,  H01L23/488 ,  H01L23/31 ,  H01L25/18 ,  H10B80/00

Abstract: 本公开一些实施例提供一种封装结构及一种形成封装结构的方法。所述方法包括在承载基板之上形成重分布结构以及将半导体晶粒放置在重分布结构之上。所述方法还包括将中介层基板堆叠在重分布结构之上。中介层基板延伸跨越半导体晶粒的边缘。所述方法还包括将一或多个装置元件放置在中介层基板之上。此外，所述方法还包括形成包围半导体晶粒的保护层。

公开(公告)号：CN110660680B

公开(公告)日：2023-08-11

申请号：CN201910103536.9

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  庄博尧 ,  郑心圃 ,  周孟纬 ,  林孟良

IPC: H01L21/52 ,  H01L21/48 ,  H01L23/482 ,  H01L21/60

Abstract: 此处提供形成扇出封装的结构与方法。此处所述的封装包括空腔基板、一或多个半导体装置位于空腔基板的空腔中、以及一或多个重布线结构。实施例包含预先形成于空腔基板中的空腔。多种装置如集成电路晶粒、封装、或类似物可放置在空腔中。亦可形成重布线结构。

公开(公告)号：CN109727946B

公开(公告)日：2022-07-01

申请号：CN201810306349.6

申请日：2018-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  许峯诚 ,  陈硕懋 ,  翁得期

IPC: H01L23/498 ,  H01L23/538

Abstract: 提供形成芯片封装体的方法。方法包括将芯片置于再布线结构上。再布线结构包括第一绝缘层与第一线路层，且第一线路层位于第一绝缘层中并电性连接至芯片。方法亦包括经由导电结构将中介基板接合至再布线结构。芯片位于中介基板与再布线结构之间。中介基板具有与再布线结构相邻的凹陷。芯片的第一部分位于凹陷中。中介基板包括基板与导电通孔结构，且导电通孔结构穿过基板并经由导电结构电性连接至第一线路层。

公开(公告)号：CN113539844A

公开(公告)日：2021-10-22

申请号：CN202110635733.2

申请日：2021-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴逸文 ,  庄博尧 ,  林孟良 ,  翁得期 ,  洪士庭 ,  蔡柏豪 ,  郑心圃

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/16 ,  H01L23/31 ,  H01L23/48

Abstract: 本公开提供一种半导体装置及其制造方法。可使用异相装置以及不对称的双面成型封装技术，在多层重分布结构上制造半导体装置。半导体装置可形成为具有小的轮廓的异相三维扇出晶粒封装结构，且可使用单个承载基板来形成半导体装置。

公开(公告)号：CN112397396A

公开(公告)日：2021-02-23

申请号：CN202010818768.5

申请日：2020-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄博尧 ,  蔡柏豪 ,  林孟良 ,  吴逸文 ,  郑心圃 ,  翁得期

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/498

Abstract: 一半导体封装体及其形成方法，其中半导体封装体通过将一第一元件贴附至一第二元件制造。第一元件通过在一基板之上形成一第一重布线结构装配。一贯通孔接着形成在第一重布线结构之上，且一芯片贴附至第一重布线结构，主动侧朝下。第二元件包括一第二重布线结构，其接着贴附至贯通孔。一成型模料沉积在第一重布线结构和第二重布线结构之间，且还包围第二元件的侧边。

公开(公告)号：CN111403377A

公开(公告)日：2020-07-10

申请号：CN201911355426.8

申请日：2019-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  林孟良 ,  吴逸文 ,  庄博尧 ,  郑心圃

IPC: H01L25/18 ,  H01L23/31

Abstract: 本发明实施例提供一种封装结构。封装结构包含形成在第一互连结构上的管芯结构，且管芯结构包含第一区和第二区。封装结构包含形成在管芯结构的第一区上的挡坝结构，以及形成在管芯结构和挡坝结构上的第二互连结构。封装结构也包含形成在第一互连结构与第二互连结构之间的封装层，且封装层形成在管芯结构的第二区上以环绕挡坝结构。

公开(公告)号：CN111403368A

公开(公告)日：2020-07-10

申请号：CN201911391634.3

申请日：2019-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴逸文 ,  翁得期 ,  蔡柏豪 ,  庄博尧 ,  洪士庭 ,  郑心圃

IPC: H01L23/538 ,  H01L23/31

Abstract: 一种半导体封装体，包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。或者，中介层结构包括一钝化护层，覆盖绝缘基体的第二表面，且具有沿着绝缘基体的周围边缘延伸的一凹槽。

公开(公告)号：CN110875194A

公开(公告)日：2020-03-10

申请号：CN201910585617.7

申请日：2019-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  洪士庭 ,  郑心圃 ,  翁得期

IPC: H01L21/50 ,  H01L21/56

Abstract: 本公开实施例提供一种芯片封装结构的形成方法，包含：形成导电结构于基板之上；基板包含介电层和位于介电层中的布线层，且导电结构电性连接至布线层；形成第一模制层于基板之上并围绕导电结构；形成重分布结构于第一模制层和导电结构之上；以及将芯片结构接合至重分布结构。

公开(公告)号：CN110648926A

公开(公告)日：2020-01-03

申请号：CN201910117198.4

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  周孟纬 ,  林孟良 ,  庄博尧 ,  郑心圃

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/373

Abstract: 提供芯片封装结构的形成方法。此方法包含设置芯片于重布线结构之上。此方法包含形成模塑层于重布线结构之上且相邻芯片。此方法包含部分移除模塑层以形成沟槽于模塑层中，且沟槽与芯片隔开。