公开(公告)号：CN103199010B

公开(公告)日：2015-10-28

申请号：CN201210143581.5

申请日：2012-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  陈自强 ,  林以唐 ,  张智胜

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 一种方法包括：在第一半导体鳍状件上形成包括栅电极的栅极堆叠件。栅电极包括位于第一半导体鳍状件的中部上方并且与其对准的部分。第二半导体鳍状件位于栅电极的一侧上，并且不延伸到栅电极下方。第一和第二半导体鳍状件相互间隔开并且相互平行。第一半导体鳍状件和第二半导体鳍状件的端部被蚀刻。执行外延，以形成外延区，其包括延伸到由第一半导体鳍状件的被蚀刻的第一端部留下的第一间隔中的第一部分、以及延伸到由被蚀刻的第二半导体鳍状件留下的第二间隔中的第二部分。在外延区中形成第一源极/漏极区。本发明还提供了一种FinFET及其形成方法。

公开(公告)号：CN103199010A

公开(公告)日：2013-07-10

申请号：CN201210143581.5

申请日：2012-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  陈自强 ,  林以唐 ,  张智胜

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 一种方法包括：在第一半导体鳍状件上形成包括栅电极的栅极堆叠件。栅电极包括位于第一半导体鳍状件的中部上方并且与其对准的部分。第二半导体鳍状件位于栅电极的一侧上，并且不延伸到栅电极下方。第一和第二半导体鳍状件相互间隔开并且相互平行。第一半导体鳍状件和第二半导体鳍状件的端部被蚀刻。执行外延，以形成外延区，其包括延伸到由第一半导体鳍状件的被蚀刻的第一端部留下的第一间隔中的第一部分、以及延伸到由被蚀刻的第二半导体鳍状件留下的第二间隔中的第二部分。在外延区中形成第一源极/漏极区。本发明还提供了一种FinFET及其形成方法。

公开(公告)号：CN112216738B

公开(公告)日：2025-04-11

申请号：CN201911046940.3

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H10D62/10 ,  H10D64/00 ,  H10D30/01 ,  H10D30/65

Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。

公开(公告)号：CN112786689B

公开(公告)日：2024-11-15

申请号：CN202010070584.5

申请日：2020-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  雷明达 ,  钟于彰

IPC: H01L29/40 ,  H01L27/088 ,  H01L21/336

Abstract: 一种集成芯片及用于形成高压晶体管器件的方法。在所述集成芯片中，栅极电极在源极区与漏极区之间上覆于衬底。漂移区横向布置在栅极电极与漏极区之间。多个层间介电(ILD)层上覆于衬底。多个层间介电层包含位于第二层间介电层之下的第一层间介电层。多个导电互连层设置在多个层间介电层内。场板从第一层间介电层的顶部表面延伸到通过第一层间介电层与漂移区竖直分离的点。场板在朝向漏极区的方向上与栅极电极横向偏移达非零距离。场板包含与多个导电互连层中的至少一者相同的材料。

公开(公告)号：CN112786689A

公开(公告)日：2021-05-11

申请号：CN202010070584.5

申请日：2020-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  雷明达 ,  钟于彰

IPC: H01L29/40 ,  H01L27/088 ,  H01L21/336

Abstract: 一种集成芯片及用于形成高压晶体管器件的方法。在所述集成芯片中，栅极电极在源极区与漏极区之间上覆于衬底。漂移区横向布置在栅极电极与漏极区之间。多个层间介电(ILD)层上覆于衬底。多个层间介电层包含位于第二层间介电层之下的第一层间介电层。多个导电互连层设置在多个层间介电层内。场板从第一层间介电层的顶部表面延伸到通过第一层间介电层与漂移区竖直分离的点。场板在朝向漏极区的方向上与栅极电极横向偏移达非零距离。场板包含与多个导电互连层中的至少一者相同的材料。

公开(公告)号：CN112216738A

公开(公告)日：2021-01-12

申请号：CN201911046940.3

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H01L29/06 ,  H01L29/40 ,  H01L21/336 ,  H01L29/78

Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。

公开(公告)号：CN106158856B

公开(公告)日：2019-07-05

申请号：CN201510187697.2

申请日：2015-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  杨玉麟 ,  何嘉政 ,  邱荣标 ,  李宗霖 ,  叶致锴 ,  张智胜 ,  杨育佳

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/092 ,  H01L27/0922 ,  H01L27/0924 ,  H01L27/0928 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/20 ,  H01L29/7848

Abstract: 一种半导体器件，包括：具有第一区和第二区的衬底；位于第一区中的n型晶体管，n型晶体管包括第一组源极/漏极部件；以及位于第二区中的p型晶体管，p型晶体管包括第二组源极/漏极部件。第二组源极/漏极部件比第一组源极/漏极部件延伸得更深。本发明涉及非对称源极/漏极深度。

公开(公告)号：CN105702583A

公开(公告)日：2016-06-22

申请号：CN201510845166.8

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  何嘉政 ,  叶致锴 ,  李宗霖 ,  杨玉麟

IPC: H01L21/336 ,  H01L21/324 ,  H01L21/28 ,  H01L29/423

CPC classification number: H01L21/82345 ,  H01L21/324 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823821 ,  H01L29/66795 ,  H01L21/28008 ,  H01L29/42364

Abstract: 用于制造半导体装置的方法包括以下步骤：在第一鳍特征结构的上方形成第一栅极堆叠及在第二鳍特征结构的上方形成第二栅极堆叠；移除第一栅极堆叠以形成曝露第一鳍特征结构的第一栅极沟道，移除第二栅极堆叠以形成曝露第二鳍特征结构的第二栅极沟道；对第一鳍特征结构的一部分执行高压退火工艺；及在第一鳍特征结构的彼部分的上方的第一栅极沟道内部形成第一高介电金属栅极及在第二鳍特征结构的上方的第二栅极沟道内部形成第二高介电金属栅极。因此形成具有第一、第二阈值电压的第一、第二高介电金属栅极，第二阈值电压不同于第一阈值电压。于是，本方法在无植入工艺的不利影响、不受形成工作函数金属层的工艺约束的情况下达成阈值电压调整。

公开(公告)号：CN103199011A

公开(公告)日：2013-07-10

申请号：CN201210189758.5

申请日：2012-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  陈自强 ,  林以唐 ,  张智胜

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851

Abstract: 一种方法，包括提供多个相互平行的半导体鳍状件，并包括两个边缘鳍状件和位于两个边缘鳍状件之间的中心鳍状件。两个边缘鳍状件的每一个的中部被蚀刻，而中心鳍状件不被蚀刻。栅极电介质形成在中心鳍状件的顶面和侧壁上。栅电极形成在栅极电介质的上方。两个边缘鳍状件的端部和中心鳍状件的端部凹进。执行外延，以形成外延区域，其中从由两个边缘鳍状件的端部留下的间隔生长的外延材料与从由中心鳍状件的端部留下的间隔生长的外延材料相结合，以形成外延区域。源极/漏极区域形成在外延区域中。本发明还提供了一种FinFET及其形成方法。

公开(公告)号：CN103187261A

公开(公告)日：2013-07-03

申请号：CN201210107449.9

申请日：2012-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峰 ,  林以唐 ,  何嘉政 ,  张智胜

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/823431 ,  G03F1/38 ,  G03F1/70 ,  G03F7/70425 ,  G03F7/70466 ,  H01L21/845

Abstract: 本发明公开了形成单鳍鳍式场效晶体管FinFET的方法。一种示范性的方法包括提供主掩模布局和齐整掩模布局以形成FinFET器件的鳍状件，其中所述主掩模布局包括第一掩蔽部件以及所述齐整掩模布局包括限定至少二个鳍状件的第二掩蔽部件，所述第一掩蔽部件和所述第二掩蔽部件具有空间关系；基于所述第一掩蔽部件和所述第二掩蔽部件的空间关系更改所述主掩模布局，其中更改所述主掩模布局包括更改第一掩蔽部件使得用所更改的主掩模布局和所述齐整掩模布局形成单鳍FinFET器件。本发明还公开了一种实现单鳍鳍式场效应晶体管器件的芯更改。