公开(公告)号：CN113629138A

公开(公告)日：2021-11-09

申请号：CN202110772714.4

申请日：2021-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏柏智 ,  柳瑞兴 ,  王培伦 ,  李佳叡 ,  周君冠

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明描述了一种半导体结构，该半导体结构包括沟道区域、与沟道区域相邻的源极区域、漏极区域、与漏极区域相邻的漂移区域以及双栅极结构。双栅极结构包括位于沟道区域的一部分和漂移区域的一部分上方的第一栅极结构。双栅极结构还包括位于漂移区域上方的第二栅极结构。本发明实施例还涉及晶体管器件、及形成半导体结构的方法。

公开(公告)号：CN107039461A

公开(公告)日：2017-08-11

申请号：CN201610947908.2

申请日：2016-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许世禄 ,  谢炳邦 ,  林玉珠 ,  周君冠

IPC: H01L27/12 ,  H01L21/77

CPC classification number: H01L29/0649 ,  H01L21/28123 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/3085 ,  H01L21/76232 ,  H01L29/04 ,  H01L29/0657 ,  H01L29/1037 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66575 ,  H01L29/66795 ,  H01L29/785 ,  H01L27/12 ,  H01L21/77

Abstract: 本发明提供一种半导体器件结构。半导体器件结构包括衬底，衬底具有围绕衬底的有源岛的沟槽。有源岛具有顶部表面、侧壁和将顶部表面连接至侧壁的倾斜的表面。倾斜的表面以第一角度相对于顶部表面倾斜。侧壁以第二角度相对于顶部表面倾斜。第一角度大于第二角度。半导体器件结构包括位于沟槽中的隔离结构。半导体器件结构包括在顶部表面和倾斜的表面上方的栅极绝缘层。半导体器件结构包括在栅极绝缘层和倾斜的结构上方的栅极。栅极横跨有源岛。本发明实施例涉及半导体器件结构及其形成方法。

公开(公告)号：CN111987148A

公开(公告)日：2020-11-24

申请号：CN201910982784.5

申请日：2019-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H01L29/40 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088

Abstract: 本公开的各种实施例涉及一种包括设置在漂移区之上的场板的集成芯片。第一栅极电极在源极区与漏极区之间上覆在衬底上。刻蚀终止层在侧向上从第一栅极电极的外侧壁延伸到漏极区。刻蚀终止层上覆在设置在源极区与漏极区之间的漂移区上。场板设置在上覆在衬底上的第一层间介电(ILD)层内。场板上覆在漂移区上。场板的顶表面与第一栅极电极的顶表面对准，且场板的底表面垂直地位于第一栅极电极的底表面上方。场板及第一栅极电极分别包含金属材料。

公开(公告)号：CN106409756A

公开(公告)日：2017-02-15

申请号：CN201610554856.2

申请日：2016-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕思贤 ,  廖宏哲 ,  庄坤苍 ,  许世禄 ,  林玉珠 ,  周君冠

IPC: H01L21/768 ,  H01L23/538

CPC classification number: H01L29/42356 ,  H01L21/76897 ,  H01L23/485 ,  H01L29/0649 ,  H01L21/76807 ,  H01L23/5386

Abstract: 制造半导体器件的方法包括：在半导体衬底上形成多个栅极结构。在栅极结构上沉积第一层间介电层。在每两个紧邻的栅极结构之间的第一层间介电层中形成第一接触插塞。在第一层间介电层上沉积蚀刻停止层。在第一层间介电层上沉积第二层间介电层。在第二层间介电层中形成与第一接触插塞对准的第二接触插塞。在第二层间介电层和第二接触插塞上面沉积金属层。本发明的实施例还涉及高高宽比的接触结构及其制造方法。

公开(公告)号：CN112216738B

公开(公告)日：2025-04-11

申请号：CN201911046940.3

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H10D62/10 ,  H10D64/00 ,  H10D30/01 ,  H10D30/65

Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。

公开(公告)号：CN112216738A

公开(公告)日：2021-01-12

申请号：CN201911046940.3

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何嘉政 ,  卢卉庭 ,  王培伦 ,  钟于彰 ,  周君冠

IPC: H01L29/06 ,  H01L29/40 ,  H01L21/336 ,  H01L29/78

Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。