-
公开(公告)号：CN117174142A
公开(公告)日：2023-12-05
申请号：CN202210584869.X
申请日：2022-05-26
Applicant: 华为技术有限公司
Abstract: 本申请公开了一种硅片级系统、其修复方法及电子设备，通过在处理器层与存储器层之间增加的光互联层，可以实现处理器层中单个处理器芯片通过光电转换模块以光信号的方式访问存储器层中任意存储器芯片的数据，并且处理器层中各处理器芯片之间可以通过光电转换模块以光信号的方式进行数据交换，从而实现处理器层中全部处理器芯片与存储器层中存储器芯片的全部到全部的拓扑连接，能提高处理器芯片之间的带宽，以及提高单个处理器芯片所能访问的存储器容量，提高硅片级系统的计算性能。并且，由于采用光互联层作为存储器层和处理器层之间的互联工具，在进行测试时，仅需要屏蔽单个损坏的器件单元即可实现修复功能，提高了产品良率。
-
公开(公告)号：CN116959525A
公开(公告)日：2023-10-27
申请号：CN202210417231.7
申请日：2022-04-20
Applicant: 华为技术有限公司
IPC: G11C11/4091 , G11C11/4097 , G11C7/06 , G11C5/14
Abstract: 本申请提供了一种位线读取电路、存储器及电子设备。其中，该位线读取电路中，位线与铁电存储单元相连，铁电存储单元包括n个铁电电容和晶体管；灵敏放大器和预充电电路均分别与位线和参考线连接，第一开关连接于灵敏放大器与预充电电路之间的位线上，第二开关连接于灵敏放大器与预充电电路之间的参考线上。在读写阶段时，灵敏放大器正常工作，第一开关使灵敏放大器与预充电电路之间的位线断开，第二开关使灵敏放大器与预充电电路之间的参考线断开，从而位线可以被预充电电路拉到与铁电存储单元中未选中的铁电电容相同的电压，这样未选中的铁电电容的两端的电压就相同，从而可以降低铁电电容处于“半选”状态的时间。
-
公开(公告)号：CN116736597A
公开(公告)日：2023-09-12
申请号：CN202210201883.7
申请日：2022-03-03
Applicant: 华为技术有限公司
IPC: G02F1/29 , G02F1/1343 , G02F1/1337
Abstract: 本申请提供了一种透镜、终端和透镜的制备方法，涉及光学技术领域，以解决透镜的结构设计不良的问题。透镜可以包括第一镜片、第一配向层、第一液晶层、第二配向层和基板；第一镜片具有第一镜面，第一镜面具有第一导电层，第一导电层的表面设有第一配向层；基板具有第一板面，第一板面具有第一电极层，第一电极层的表面设有第二配向层，第一配向层和第二配向层的配向方向相同。在本申请提供的透镜中，通过将第一配向层和第一电极层集成在第一镜片，有利于降低透镜的厚度尺寸和透镜的组件数量，有利于实现透镜的轻薄化设计，另外，也能够降低透镜的制备成本，并简化制备工艺流程，有利于提升制作效率。
-
公开(公告)号：CN115802997A
公开(公告)日：2023-03-14
申请号：CN202180006199.7
申请日：2021-07-22
Applicant: 华为技术有限公司
IPC: A61H5/00
Abstract: 涉及智能穿戴设备领域。一种电子设备及其镜片(103A、103B)的屈光度调节方法、装置和可读介质。电子设备镜片(103A、103B)的屈光度调节方法包括:电子设备在检测到用户用眼疲劳时或接收到进行屈光度调节的指令时触发镜片(103A、103B)的屈光度调节，电子设备响应于触发根据屈光度调节策略中屈光度与时间(t，T)的对应关系将电子设备镜片(103A、103B)的屈光度(D0)依次调节至多个调节值(D0+D1，D0+D2，D0+D3，D0+Dt),使得用户眼睛的睫状肌和晶状体的状态随着镜片(103A、103B)屈光度(D0，D0+D1，D0+D2，D0+D3，D0+Dt)的变化发生变化，从而缓解用户的视疲劳，防止近视或远视的加重。
-
公开(公告)号：CN109992743B
公开(公告)日：2020-06-16
申请号：CN201711499179.X
申请日：2017-12-29
Applicant: 华为技术有限公司
IPC: G06F17/16
Abstract: 本发明实施例公开了一种矩阵转乘法器，涉及数据计算技术领域，旨在对两个矩阵进行分块计算。该矩阵乘法器包括：第一存储器、第二存储器、运算电路和控制器，其中，运算电路与第一存储器和第二存储器可以通过总线进行数据通信，控制器用于依据预设的程序或者指令控制第一矩阵和第二矩阵进行分块，并控制运算电路根据控制器的分块结果对第一存储器和第二存储器中的对应分块进行乘法运算。该矩阵乘法器可以用于对两个矩阵进行相乘运算。
-
Patent Agency Ranking
公开(公告)号：CN119629984A
公开(公告)日：2025-03-14
申请号：CN202311183082.3
申请日：2023-09-13
Applicant: 华为技术有限公司
IPC: H10B10/00
Abstract: 本申请提供一种静态随机存取存储阵列及其制备方法、存储器和电子设备。涉及存储器技术领域。目的是提升存储密度。该SRAM存储阵列包括半导体衬底、形成在半导体衬底中的前道器件层和堆叠在前道器件层上的后道器件层；SRAM存储阵列还包括多个存储单元，每一个存储单元包括电连接的至少一个P型场效应晶体管和至少一个N型场效应晶体管，比如，可以是6T存储单元或者8T存储单元；至少一个P型场效应晶体管形成在前道器件层中；至少一个N型场效应晶体管形成在后道器件层中。本申请通过将P型场效应晶体管和N型场效应晶体管三维堆叠，提升存储密度。
-
公开(公告)号：CN119451091A
公开(公告)日：2025-02-14
申请号：CN202310970253.0
申请日：2023-08-02
Applicant: 华为技术有限公司
IPC: H10B12/00 , G11C11/408 , G11C11/4094
Abstract: 本申请实施例提供一种存储阵列、存储器及电子设备。其中，一种存储阵列包括：衬底、设置在衬底之上的多条字线、多条位线、多条背栅线和阵列分布的多个存储单元；每个存储单元与一条字线、一条位线以及一条背栅线相接触；每个存储单元包括一个双栅晶体管和一个电容，双栅晶体管包括第一栅极、第二栅极、第一极、第二极和沟道，形成沟道的材料为氧化物半导体OS，双栅晶体管为平面型晶体管；其中，每个存储单元中的第一栅极连接对应的字线、第二栅极连接对应的背栅线、第一极连接对应的位线、第二极连接电容的一个电极，电容的另一个电极接地或连接直流偏置。实施本申请实施例可减小制备后的OS晶体管的阈值电压Vt的偏差，提高存储性能。
-
公开(公告)号：CN119274601A
公开(公告)日：2025-01-07
申请号：CN202310814757.3
申请日：2023-07-04
Applicant: 华为技术有限公司
IPC: G11C7/06 , G11C11/4091 , G11C11/402
Abstract: 本申请提供一种存储器、存储设备及电子设备，涉及半导体技术领域，用以改善多层存储层堆叠导致的灵敏放大器的数量增加、绕线间距减小等问题；存储器包括堆叠的多个存储层，还包括第一选通电路、第二选通电路及灵敏放大器，第一选通电路包括多个输入端与一个输出端，多个输入端与不同存储层的第一位线一一对应连接，输出端与灵敏放大器的第一输入端连接；第二选通电路包括多个输入端与一个输出端，多个输入端与不同存储层的第二位线一一对应连接，输出端与灵敏放大电路的第二输入端连接，第一选通电路用于将多个第一位线中的一个与灵敏放大器的第一输入端导通，第二选通电路用于将多个第二位线中的一个与灵敏放大器的第二输入端导通。
-
公开(公告)号：CN119149101A
公开(公告)日：2024-12-17
申请号：CN202310717395.6
申请日：2023-06-15
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供了一种计算芯片及指令处理方法，涉及集成电路技术领域，其中，一种计算芯片采用超标量处理器架构，包括：指令处理单元和分别与指令处理单元耦合的多个寄存器，多个寄存器包括通用寄存器和分别与通用寄存器相耦合的多个私有寄存器；通用寄存器，用于存储计算任务的多个微指令中在跳转指令之前执行、且执行结果被在跳转指令之后执行的微指令引用的微指令的执行结果；多个私有寄存器中的每个私有寄存器，用于存储多个微指令中任一微指令的执行结果；指令处理单元，用于对多个微指令中的每个微指令进行解析；根据解析结果获取寄存器中的数据以执行微指令以及存储执行结果至寄存器。本申请实施例可以提高处理器对微指令的处理效率。
-
公开(公告)号：CN119073012A
公开(公告)日：2024-12-03
申请号：CN202280094886.3
申请日：2022-08-10
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供一种三维存储阵列、存储器、存储阵列的形成方法，以及电子设备。涉及半导体存储器技术领域。主要用于提升存储单元的集成密度。该存储器包括衬底、多个存储层，每一个存储层包括第一电极线和第二电极线，以及多个存储单元，每一个存储单元包括电连接的第一晶体管和第二晶体管，每一个存储层包括沿与衬底相垂直方向堆叠的第一金属层和第一介质层；第一电极线、第二电极线，以及第一晶体管和第二晶体管的每一个晶体管的第一极、第二极、沟道层的至少部分位于第一金属层中。通过将这些结构集成在同一金属层中，可以同时制造多层存储单元，以简化制备工艺。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.025 seconds)
