-
公开(公告)号：CN104483622B
公开(公告)日：2017-08-25
申请号：CN201410706041.2
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
Abstract: 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
公开(公告)号：CN104569794A
公开(公告)日：2015-04-29
申请号：CN201410854125.0
申请日：2014-12-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3185
Abstract: 本发明公开了一种基于边界扫描结构的FPGA在线测试仪及测试方法，该测试仪包括上位机和下位机两部分，其中上位机包括上位机软件、接口驱动程序、测试向量集，下位机包括USB接口模块、存储器读写模块、协议处理模块。通过下位机JTAG接口对FPGA进行回读操作，确定待测FPGA型号、JTAG链路结构，上位机根据型号选取相应的测试向量，并通过下位机JTAG接口配置待测FPGA，配置成功后，再通过FPGA的边界扫描链施加测试激励以及回传测试响应，由上位机判断回传的测试响应是否与测试向量中的正确结果一致，从而确定待测FPGA是否存在故障。本发明对于电子装置上FPGA的维护、检测、维修具有极其重要的意义。
-
公开(公告)号：CN104483622A
公开(公告)日：2015-04-01
申请号：CN201410706041.2
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
Abstract: 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
公开(公告)号：CN118282415A
公开(公告)日：2024-07-02
申请号：CN202410229096.2
申请日：2024-02-29
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 一种多通道快速响应SDR处理微系统，采用微系统集成工艺在单个封装内集成：多通道射频收发模组，用于高频窄带信号的收发；中频信号直采收发模组，用于中频宽带信号的收发；基带处理模组，用于高速数据链路构建、瞬时大规模数据处理并提供引出端口用于系统功能扩展和性能延展；存储单元模组，用于系统功能重构。本发明具有集成度高、工作频率和带宽可编程、重构方式灵活、响应速度快的优势，能够适应现代战场复杂电磁环境下的电子对抗需求。
-
公开(公告)号：CN117634401A
公开(公告)日：2024-03-01
申请号：CN202311501422.2
申请日：2023-11-13
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明属于Chiplet先进集成技术领域，具体涉及了一种低阻抗电源分配网络设计方法及系统，旨在解决现有技术的Interposer中具有较大的电源阻抗，存在很大的片上电压降，达不到额定的工作电压的问题。本发明包括：将Interposer基板设置为不同的材料；将导体层划分为电源层和地层；根据电源层和地层之间的位置关系，设置电源层中的电源线和地层中的地线的线宽与分布面积；并将电源线和地线进行预设方式的排列；利用埋孔将各同属性的导体层进行连接；通过开设盲孔或介质通孔将电源层和地层与pad连接。本发明具有适应各类功能芯粒集成的特点，具备现有电子系统Chipet化的设计灵活性，具有大批量应用前景。
-
Patent Agency Ranking
公开(公告)号：CN116545462A
公开(公告)日：2023-08-04
申请号：CN202310329744.7
申请日：2023-03-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04B1/40
Abstract: 本发明公开了一种面向通信的多通道可编程射频捷变收发处理微系统，满足射频收发与基带处理一体化的应用需求，通过融合系统级封装技术、布局布线技术和隔离技术，将多个射频单元、可编程逻辑单元与存储器单元集成于单一封装体内，具备隔离度高、多频多模、带宽可扩展、面积小和易同步的系统特性。同时引出高速接口、宽电压域接口、高性能接口、配置接口等多类接口，实现电子系统的对外扩展、高速传输及系统控制等功能，满足军用武器装备对电子系统小型化、智能化、集成化的迫切需求。
-
公开(公告)号：CN112630631B
公开(公告)日：2023-04-18
申请号：CN202011529550.4
申请日：2020-12-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/28 , H04L43/0811 , H04L43/00
Abstract: 本发明提供了一种针对数字信号处理微系统的1553B通信测试方法，发送测试过程中，利用微系统内嵌FPGA单元生成测试数据，配合1553B板卡及上位机实现微系统的1553B数据发送，上位机接到数据后，将数据通过串口发送至微系统DSP单元，DSP单元通过微系统内数据总线将测试数据发送至FPGA，FPGA对测试数据进行比对，并进行测试结果判定；在接收测试过程中，利用微系统内嵌FPGA单元生成通信测试数据，并通过数据总线发送给DSP单元，DSP单元通过串口将测试数据上传至上位机，由上位机控制1553B板卡，将测试数据发送至微系统1553B接口，并利用微系统内嵌FPGA单元搭建自测试电路，完成1553B测试数据的采集与校对，最终输出测试结果。
-
公开(公告)号：CN113672549A
公开(公告)日：2021-11-19
申请号：CN202110857767.6
申请日：2021-07-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F15/173 , G06F15/177 , G06F13/38 , G06F13/40 , G06F13/28 , G06F9/4401
Abstract: 本发明公开了一种基于非共享存储多核处理器的微系统架构，在系统中增加可编程逻辑电路，多核处理器每个处理器核独立的存储接口扩展RAM型数据存储器，然后分别连接到可编程逻辑电路，ROM型程序存储器通过可编程逻辑电路实现共享，从而简化系统，同时解决了核间高速、高带宽的大数据量传输瓶颈，提高了系统处理能力。
-
公开(公告)号：CN113468851A
公开(公告)日：2021-10-01
申请号：CN202110728210.2
申请日：2021-06-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/398
Abstract: 一种基于改进贪婪算法的复杂微系统软硬件划分方法，包括如下步骤：将微系统集成模块根据功能归为各个功能单元；将微系统集成模块关注的功能实现使用的体积、能耗和执行时间作为划分最优解的约束条件；初始化；对每个功能单元，以功能实现使用的能耗作为约束条件，计算硬件实现变为软件实现后能耗差额和体积的比值，并非递增排序；对每个功能单元，以功能实现使用的执行时间作为约束条件，计算硬件实现变为软件实现后时间差额和体积的比值，并非递增排序；对两组排序进行加权迭代计算，每次迭代排名最小的功能模块划到软件集合，直到没有功能单元可划分或者满足体积约束条件为止，得到满足约束条件的软硬件划分集。
-
公开(公告)号：CN105717443A
公开(公告)日：2016-06-29
申请号：CN201610087813.8
申请日：2016-02-17
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
CPC classification number: G01R31/3181
Abstract: 本发明提供了一种SRAM型FPGA触发器抗单粒子效应性能评估系统及方法，该试验系统包括上位机和测试板；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；上位机负责流程控制和数据处理；测试板负责处理上位机发送的命令并进行触发器单粒子翻转检测。本发明通过使用FPGA内置CAPTURE模块把触发器数据捕获到配置存储器中并回读比较来完成触发器SEU(Single?Event Upset)静态测试，使用由触发器配置而成的移位寄存器链输入输出数据序列对比来完成触发器SEU(Single?Event Upset)动态测试，系统可以对SRAM型FPGA触发器抗单粒子效应性能进行稳定可靠的评估。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.047 seconds)
