抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路

    公开(公告)号:CN116545418A

    公开(公告)日:2023-08-04

    申请号:CN202310369146.2

    申请日:2023-04-07

    Abstract: 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路,包括:反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路;第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端;延迟电路的输出端接第二时钟控制反相器电路的输入端;第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路;第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路;第四时钟控制反相器电路的输出端接第二锁存单元;第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。

    一种阻变存储器总剂量辐射测试方法和装置

    公开(公告)号:CN115547401A

    公开(公告)日:2022-12-30

    申请号:CN202211139602.6

    申请日:2022-09-19

    Abstract: 本申请涉及阻变存储器领域,具体公开了一种阻变存储器总剂量辐射测试方法,包括:将对多个阻变存储器进行分组,得到M组阻变存储器,每组阻变存储器包括N个阻变存储器,M组阻变存储器分别对应M个初始阻态;对M组阻变存储器进行总剂量辐射实验;对M组阻变存储器进行循环耐受性实验,循环耐受性实验的结果用于指示阻变存储器的与总剂量辐射相关的测试结果。通过该测试方法,可以模拟阻变存储器受到总剂量辐射后的耐受性变化,以对阻变存储器在总剂量辐射环境中的应用提供优化方案。

    一种测量单粒子瞬态脉冲宽度的电路结构

    公开(公告)号:CN111487472B

    公开(公告)日:2022-08-05

    申请号:CN202010247272.7

    申请日:2020-03-31

    Abstract: 本发明公开了一种测量单粒子瞬态脉冲宽度的电路结构,包括控制电路、衰减单元、延迟单元、驱动Buffer、计数电路。所述的控制电路用于单粒子瞬态脉冲到来后控制此脉冲传输到由此电路和衰减单元、延迟单元、驱动buffer构成的循环结构中。所述的衰减单元用于减小脉冲宽度,延迟单元用于使循环结构的延时宽度大于脉冲宽度。计数电路利用寄存器和加法器实现对脉冲在循环结构中循环的次数的计数,寄存器的时钟信号由脉冲提供不需额外提供,单粒子瞬态脉冲宽度的测量结果是每次循环衰减的量乘以循环的次数。本发明实现的电路结构,可测范围大,测量精度高。

    一种基于冗余结构的抗多位翻转锁存器电路

    公开(公告)号:CN118282357A

    公开(公告)日:2024-07-02

    申请号:CN202410357059.X

    申请日:2024-03-27

    Abstract: 本发明公开了一种基于冗余结构的抗多位翻转锁存器电路,其中抗翻转模块包括抗翻转电路、两个传输门电路和互锁环;抗翻转电路包括两个二输入C单元、两个三输入C单元、时钟控制C单元和四输入C单元,两个二输入C单元和第一三输入C单元的不同输入端从抗翻转的不同输入端获取信号,第二三输入C单元分别从两个二输入C单元和第一三输入C单元获取信号,时钟控制C单元从第二三输入C单元获取信号,四输入C单元分别从两个二输入C单元、时钟控制C单元和互锁环获取信号,两个传输门从第二三输入C单元获取信号,抗翻转从时钟控制C单元冗余模块、两个传输门和互锁环获取信号,信号输出模块从四输入C单元获取信号,能够有效抵抗多点意外翻转。

    一种节点反馈的单粒子翻转加固触发器电路结构

    公开(公告)号:CN112234954B

    公开(公告)日:2023-08-29

    申请号:CN202011018917.6

    申请日:2020-09-24

    Abstract: 本发明一种节点反馈的单粒子翻转加固触发器电路结构,包括:第一反相器电路、延时电路、C单元结构、第一时钟控制输入电路、第二时钟控制输入电路、第三时钟控制输入电路、第四时钟控制输入电路、主锁存器电路、从锁存器电路、第二反相器电路、第三反相器电路、第四反相器电路和第五反相器电路。反相器电路用于反相输入数据信号D、产生时钟信号CLKN、CLKNN以及输出Q;延时电路用于延时瞬态脉冲;C单元结构用于滤波;时钟控制输入结构用于控制信号在主从锁存器中的传播;主从锁存器电路用于保证电路在受到单粒子辐射时信号保持正确的状态。本发明设计的电路结构,针对单粒子翻转,加固效果好,敏感节点划分容易,版图布局易实现。

    一种众核可定义分布式共享存储结构

    公开(公告)号:CN114297097B

    公开(公告)日:2023-04-14

    申请号:CN202111452275.5

    申请日:2021-12-01

    Abstract: 一种众核可定义分布式共享存储结构,包括内部数据总线系统、路由单元、处理器核、网络接口单元和存储器模块;横向双向数据线和纵向双向数据线的交叉点放置路由单元;处理器核通过网络接口单元与路由单元连接,路由单元和网络接口单元之间通过处理器核存储访问总线连接;存储器模块直接与路由单元连接。网络接口单元内部集成路由表,它直接根据处理器核发出的存储访问地址查询到目的物理坐标位置,此目的坐标位置添加到数据包的包头后,数据包能够在目的坐标的指引下,通过路由单元,到达要访问的存储器模块。本发明能够克服目前众核处理器存储系统地址空间固定、不支持乒乓操作、存储器模块间无法灵活组合的缺点。

Patent Agency Ranking