-
公开(公告)号：CN109994604A
公开(公告)日：2019-07-09
申请号：CN201811492161.1
申请日：2018-12-07
Applicant: 北京大学
IPC: H01L45/00 , H01L27/24 , H01L23/538 , H01L21/768
Abstract: 本发明提出了一种基于CMOS工艺的氧化物忆阻器及其制备方法，属于基于采用传统CMOS后端工艺实现的大规模忆阻器及其阵列集成的制备方法，通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上，同时实现高性能、高可靠存储和电子突触特性的忆阻器阵列芯片。
-
公开(公告)号：CN109698273A
公开(公告)日：2019-04-30
申请号：CN201811555661.5
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS制备工艺的氧化物非易失性存储器及其制备方法，克服了现有存储器阵列与CMOS后端工艺集成的问题，通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上，同时实现高性能、高可靠存储和电子突触特性的存储器阵列芯片。本发明有助于研究阻变存储器的阻变机理、可靠性、耐久性等等大规模制备相关的能力，对于新一代存储器以及人工神经形态器件和芯片的研究有着重要意义。
-
公开(公告)号：CN105895152A
公开(公告)日：2016-08-24
申请号：CN201610202361.3
申请日：2016-04-01
Applicant: 北京大学
IPC: G11C13/00
CPC classification number: G11C13/004
Abstract: 本发明提供一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；通过外围读出电路读写该存储单元所在位线。
-
公开(公告)号：CN105870321A
公开(公告)日：2016-08-17
申请号：CN201610183126.6
申请日：2016-03-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种非线性自整流阻变存储器，包括衬底和位于衬底上的底电极?阻变层?能带修饰层?顶电极结构。本发明还提供一种非线性自整流阻变存储器的制备方法，包括如下步骤：1)定义底电极图形，按照该图形在衬底上制备底电极；2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；3)采用PVD或ALD的方法在阻变层上淀积能带修饰层；4)定义底电极引出孔图形，按照该图形在阻变层和能带修饰层刻蚀出底电极引出孔；5)定义顶电极图形，按照该图形在修饰层上制备顶电极。
-
公开(公告)号：CN104485416A
公开(公告)日：2015-04-01
申请号：CN201410669565.9
申请日：2014-11-20
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种采用超材料电极结构的阻变存储器及其制备方法。该阻变存储器包括衬底和位于衬底上的电极-阻变层-电极结构，所述电极采用能够对电磁场产生共振的超材料结构。首先在衬底上采用传统半导体CMOS工艺生长阻变薄膜材料层；然后利用光刻胶作为牺牲层，利用传统半导体CMOS工艺的光刻技术，通过牺牲层在阻变薄膜材料层上刻蚀出超材料结构的电极图形；再在刻蚀出的图形上淀积金属电极材料，去除牺牲层后即形成阻变存储器结构。本发明将超材料做成电极结构应用在阻变存储器中，通过电磁波的非接触式激励来实现存储状态的改变，可以应用到电磁开关、电磁波探测等方面，极大的丰富了阻变存储器的应用。
-
Patent Agency Ranking
公开(公告)号：CN109728161B
公开(公告)日：2020-10-09
申请号：CN201811566355.1
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS工艺平台的氧化物忆阻器及其制备方法，在不影响CMOS电路性能和可靠性的前提下，通过专门设计的工艺流程在片上集成性能良好、稳定的忆阻器，解决了忆阻器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。通过本发明的方法可以利用忆阻器的高集成度、低功耗等特性来制作阻变存储芯片，更进一步可利用忆阻器的缓变特性等来实现AI芯片的制作，对未来阻变存储器芯片和基于阻变存储器的AI芯片研究都有着重要的意义。
-
公开(公告)号：CN110718569A
公开(公告)日：2020-01-21
申请号：CN201910822009.3
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种基于阻变存储器的1T2R存储单元及其制备方法。该基于阻变存储器的1T2R存储单元包括一个MOSFET晶体管和两个阻变存储器，所述两个阻变存储器位于所述MOSFET晶体管的漏端，与所述MOSFET晶体管串联。所述MOSFET晶体管的漏端连接两根位线，所述两根位线分别和所述两个阻变存储器连接；所述两根位线中当一根位线为高电平时另外一根位线处于低电平。本发明充分利用了因为引入MOSFET所带来的阻变存储器阵列的面积冗余，使得在相同存储精度下，存储容量提高一倍，或者在相同存储容量下，存储精度提高一倍，对未来阻变存储器高密度集成有着重要的意义。
-
公开(公告)号：CN109994501A
公开(公告)日：2019-07-09
申请号：CN201811492146.7
申请日：2018-12-07
Applicant: 北京大学
Abstract: 本发明提出一种集成传统CMOS电路的阻变存储器及其制备方法，基于传统CMOS工艺实现金氧半场效晶体管和阻变存储器串联单元与逻辑引出孔结构，通过专门设计的工艺流程在不影响CMOS电路性能和可靠性的前提下，在片上集成性能良好、稳定的阻变存储器，这一结构解决了阻变存储器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。
-
公开(公告)号：CN106229407B
公开(公告)日：2019-05-14
申请号：CN201610809598.8
申请日：2016-09-08
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种高一致性的阻变存储器件及其制备方法，属于CMOS超大规模集成电路技术领域。该阻变存储器包括衬底和位于衬底上的下电极‑阻变薄膜‑上电极结构，下电极位于衬底之上，上、下电极之间为阻变薄膜，所述阻变薄膜的局部掺杂金属，所述掺杂区域为器件工作区域的50％—10％。本发明阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。
-
公开(公告)号：CN109728161A
公开(公告)日：2019-05-07
申请号：CN201811566355.1
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS工艺平台的氧化物忆阻器及其制备方法，在不影响CMOS电路性能和可靠性的前提下，通过专门设计的工艺流程在片上集成性能良好、稳定的忆阻器，解决了忆阻器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。通过本发明的方法可以利用忆阻器的高集成度、低功耗等特性来制作阻变存储芯片，更进一步可利用忆阻器的缓变特性等来实现AI芯片的制作，对未来阻变存储器芯片和基于阻变存储器的AI芯片研究都有着重要的意义。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.019 seconds)
