-
公开(公告)号：CN101068029A
公开(公告)日：2007-11-07
申请号：CN200710105963.8
申请日：2007-06-05
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种双鳍型沟道双栅多功能场效应晶体管及其制备方法，属于超大规模集成电路中的金属氧化物半导体场效应晶体管技术领域。该场效应晶体管基于体硅衬底；沟道为两个完全相同的截面为长方形的鳍型Fin，形成双鳍型沟道；每个鳍型沟道的外侧为栅氧和前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和背栅，形成双栅结构；双鳍型沟道的两端连接共同的n+源和n+漏，前栅和背栅自对准、对n+源和n+漏的覆盖很小；双鳍型沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，而n+源和n+漏都与体硅衬底相连，形成双鳍型沟道即体在绝缘层上的结构。本发明具有高性能MOSFET逻辑器件的功能，快闪存储器的功能，无电容式DRAM的功能。
-
公开(公告)号：CN1719617A
公开(公告)日：2006-01-11
申请号：CN200510082812.6
申请日：2005-07-08
Applicant: 北京大学
IPC: H01L29/788 , H01L27/112
Abstract: 本发明提供了一种两端存储信息的双位闪存单元的读取方法，属于非挥发性半导体存储器技术领域。与传统的双位闪存读取方法相比，本发明通过衬底和位线的电压组合，在存储单元的沟道内形成足够宽的耗尽层，实现了能够有效读取双位闪存单元中任何一位信息的功能，而且因为读取时候的位线从传统的双位闪存单元的读取时候的1.5V降低到1V，大大地降低了共位线但未被选中的其他存储单元的泄漏电流，选中的存储单元的不同状态下的开关比也有5个数量级以上的提高。在相同工艺条件下，可以保证双位闪存单元的按比例缩小的能力，增加双位闪存技术的存储密度。
-
公开(公告)号：CN1606165A
公开(公告)日：2005-04-13
申请号：CN200410009765.8
申请日：2004-11-10
Applicant: 北京大学
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。
-
公开(公告)号：CN1595624A
公开(公告)日：2005-03-16
申请号：CN200410049912.4
申请日：2004-06-18
Applicant: 北京大学
IPC: H01L21/335 , H01L21/8238 , H01L21/84
Abstract: 本发明公开了一种准SOI场效应晶体管器件的制备方法，首先利用刻槽氧化的方法直接形成准SOI场效应晶体管源漏区的L型隔离层结构，这样隔离层结构的高度宽度可以分别通过槽的深度以及氧化时间精确控制。再选择外延形成晶体管沟道和源漏区，因此可以实现源漏区与沟道区的理想连接，先形成隔离层后形成沟道区，从而可以避免由于后形成“L”型隔离层影响沟道区与源漏区的连接问题。最后，通过侧墙定义形成栅结构，自对准实现源漏。因此可以通过侧墙厚度，准确控制源漏区的位置，从而可以实现真正意义上的准SOI结构。本发明提出的方法工艺实现简单，与传统的CMOS工艺兼容，可控性好，易于可以实现真正的准SOI结构。
-
公开(公告)号：CN119325273A
公开(公告)日：2025-01-17
申请号：CN202411295018.9
申请日：2024-09-14
Applicant: 北京大学 , 北京知识产权运营管理有限公司
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，该方法包括：在衬底上形成鳍状结构；对鳍状结构和衬底进行热氧化处理，以形成输入/输出氧化绝缘层；在输入/输出氧化绝缘层上沉积第一绝缘材料，形成绝缘隔离层；基于第一鳍状结构，形成第一晶体管；倒片并减薄衬底，直至暴露第二鳍状结构的第一表面和输入/输出氧化绝缘层的一部分；刻蚀预设高度的第二鳍状结构，以形成第一凹槽；去除暴露出来的输入/输出氧化绝缘层和位于第一凹槽侧壁的输入/输出氧化绝缘层，以暴露绝缘隔离层；在第一凹槽中沉积第一绝缘材料，以形成绝缘隔离结构；基于第二鳍状结构，形成第二晶体管。
-
Patent Agency Ranking
公开(公告)号：CN119317131A
公开(公告)日：2025-01-14
申请号：CN202411234319.0
申请日：2024-09-04
Applicant: 北京大学 , 北京知识产权运营管理有限公司
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：提供一衬底；在衬底的横向扩散区域进行离子注入，以形成P型阱区和N型漂移区；刻蚀P型阱区和衬底的核心区域，以形成鳍状结构和平面块状结构；平面块状结构基于横向扩散区域中未被刻蚀的N型漂移区形成；基于第一鳍状结构，形成第一晶体管；倒片并去除衬底；基于第二鳍状结构，形成第二晶体管；对第一鳍状结构进行第一鳍切处理，以形成第一鳍切沟槽，和/或，对第二鳍状结构进行第二鳍切处理，以形成第二鳍切沟槽；第一鳍切沟槽的刻蚀深度为鳍状结构的高度的一半或等于鳍状结构的高度；第二鳍切沟槽的刻蚀深度为鳍状结构的高度的一半或等于鳍状结构的高度。
-
公开(公告)号：CN100536168C
公开(公告)日：2009-09-02
申请号：CN200710105964.2
申请日：2007-06-05
Applicant: 北京大学
IPC: H01L29/792 , H01L29/423 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/8247
Abstract: 本发明提供了一种分裂槽栅快闪存储器及其制备方法，属于超大规模集成电路中的非挥发性半导体存储器技术领域。该快闪存储器基于平面结构，其沟道的两端与n+源和漏之间，各有一个完全相同的沟槽，沟槽的正下方包括一部分的沟道和一部分的n+源或漏；沟道分为三个部分，沟道的两端各有一个与沟槽对应的非平面沟道，沟道的中间为平面沟道，在沟道的区域形成分裂槽栅结构；多晶硅控制栅和栅堆栈结构完全覆盖沟槽和沟道，多晶硅控制栅有两个与沟槽对应的突出部；n+源和漏的结深与沟槽的深度相同。本发明可以提高栅长的等比例缩小能力，并提高编程注入效率、减小编程功耗。本发明制备方法与常规平面NORM闪存的制备方法完全兼容。
-
公开(公告)号：CN100527442C
公开(公告)日：2009-08-12
申请号：CN200710105963.8
申请日：2007-06-05
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种双鳍型沟道双栅多功能场效应晶体管及其制备方法，属于超大规模集成电路中的金属氧化物半导体场效应晶体管技术领域。该场效应晶体管基于体硅衬底；沟道为两个完全相同的截面为长方形的鳍型Fin，形成双鳍型沟道；每个鳍型沟道的外侧为栅氧和前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和背栅，形成双栅结构；双鳍型沟道的两端连接共同的n+源和n+漏，前栅和背栅自对准、对n+源和n+漏的覆盖很小；双鳍型沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，而n+源和n+漏都与体硅衬底相连，形成双鳍型沟道即体在绝缘层上的结构。本发明具有高性能MOSFET逻辑器件的功能，快闪存储器的功能，无电容式DRAM的功能。
-
公开(公告)号：CN100474522C
公开(公告)日：2009-04-01
申请号：CN200710178369.1
申请日：2007-11-29
Applicant: 北京大学
IPC: H01L21/3063
Abstract: 本发明公开了一种硅片表面图形刻蚀方法，包括如下步骤：1)在硅片表面沉积氮化硅层，然后，刻蚀氮化硅层，在硅片表面形成刻蚀区域；所述刻蚀区域的尺度为0.5-4微米；2)将所述带有刻蚀区域的硅片固定于加有腐蚀液的腐蚀槽中，通电进行阳极氧化反应，在所述刻蚀区域处形成刻蚀图形；所述腐蚀液为氢氟酸和乙醇的混和液或者氢氟酸和二甲基甲酰胺的混和液；通电进行阳极氧化反应的电流密度为5-100mA/cm2。本发明自组装的硅片表面图形刻蚀方法能够非常简便而且有效地在硅表面刻蚀出所需要的图形，所得图形的尺寸在亚微米尺度至纳米尺度范围内，制备过程不需要使用现有光刻技术刻蚀如此量级尺寸所必须的高精密设备，设备、条件要求简单，成本低。
-
公开(公告)号：CN100365819C
公开(公告)日：2008-01-30
申请号：CN200510127626.X
申请日：2005-12-06
Applicant: 北京大学
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了一种快闪存储器单元，是一种基于垂直沟道场效应晶体管结构的器件，其特征在于，硅台上方的n+掺杂区是源端，硅台两边的n+掺杂区都是漏端，硅台的两侧各有两个多晶硅栅，外侧的多晶硅栅为控制栅，里侧的多晶硅栅为浮栅，浮栅与沟道区、源区之间为隧穿氧化层，控制栅与沟道区、浮栅之间为阻挡氧化层。所述的硅台两边的n+漏端分开连接，形成共源端的两个存储单元。本发明还提供了上述器件的制备方法，其特征在于，同时采用等离子体耦合高选择比异性刻蚀技术与反应离子刻蚀同性刻蚀技术，自对准形成分裂栅浮栅结构，控制栅对应的沟道长度和浮栅对应的沟道长度都是通过刻蚀技术实现。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.014 seconds)
