-
公开(公告)号：CN116029242A
公开(公告)日：2023-04-28
申请号：CN202211667431.4
申请日：2022-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/343 , G06F15/173
Abstract: 本发明提出一种云原生的硬件逻辑仿真FPGA加速方法和系统，包括：基于松耦合FPGA集群构建硬件逻辑仿真加速平台，将每个FPGA节点划分为用于承载加速平台提供功能的静态逻辑区和多个具有相同逻辑资源规模用于承载待仿真目标逻辑电路的动态逻辑区；配套的定制化工具可获取当前加速平台每个租户的待仿真硬件设计，并插入仿真控制电路；配套工具可生成可部署于若干动态逻辑区的FPGA配置文件；运行于FPGA节点内紧耦合集成处理器上的仿真软件，控制FPGA节点上的硬件设计的运行，每个FPGA节点动态逻辑区产生仿真数据，将FPGA节点电路内部的状态数据作为仿真结果回传给租户；同时通过各FPGA节点静态逻辑区与其他FPGA节点的进行仿真数据交互，以便支持大规模逻辑电路仿真运行。
-
公开(公告)号：CN115202808A
公开(公告)日：2022-10-18
申请号：CN202210698619.9
申请日：2022-06-20
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种用于虚拟化环境中片上系统的DMA方法和系统，包括：读主机内存‑写FPGA内存和读FPGA内存‑写主机内存两个方向的DMA硬件。以读主机内存‑写FPGA内存为例，主机运行的虚拟机发起访问FPGA内存指令，DMA模块接受该指令，将FPGA访存地址和传输字节大小以数据流的形式输入至命令字生成模块将数据流转换为命令字，流数据转换模块根据该命令字访问FPGA内存。本发明通过设计DMA软硬件，实现在上述两个方向分别只使用一个DMA描述符，以减少主机硬件地址翻译竞争开销。在SoC FPGA中，片上总线互连的CPU和FPGA紧耦合，在其CPU主机上运行的虚拟机中直通上述两个方向DMA。
-
公开(公告)号：CN109768939B
公开(公告)日：2021-05-25
申请号：CN201811426135.9
申请日：2018-11-27
Applicant: 中国科学院计算技术研究所
IPC: H04L12/851 , H04L12/865 , H04L29/06
Abstract: 本发明公开了一种支持优先级的标签化网络栈方法和系统，其中服务器网络全数据通路支持优先级的优化系统包括：支持数据包按优先级分流的标签化网卡模块、支持优先级的用户态协议栈模块、以及支持优先级的应用事件处理框架模块。本发明提供的一种数据中心服务器网络全数据通路优化支持优先级的方法和系统，能有效改善数据中心服务器上资源使用的不确定性，可期待高效地获得服务吞吐能力和高优先级服务请求尾延迟的双数量级改进。
-
公开(公告)号：CN112512262A
公开(公告)日：2021-03-16
申请号：CN202011478372.7
申请日：2020-12-15
Applicant: 中国科学院计算技术研究所
IPC: H05K7/14
Abstract: 本发明提出一种抽屉式高密度FPGA云平台机箱，包括：位于机箱底部的交换模块和位于交换模块上的供电模块以及位于供电模块上的抽屉结构；抽屉结构内设有控制板卡和FPGA节点板卡，FPGA节点板卡通过预设接口插接于控制板卡；供电模块的输电端电性连接交换模块和控制板卡的电源输入接口，交换模块的网络交换接口与FPGA节点板卡的网络接口相连，用于交互FPGA节点板卡之间的数据。本发明将使得FPGA云平台机箱内的FPGA节点板卡可部署密度大幅度提高。降低机箱内的布线成本、装卸复杂度和维护难度。通过使用自主研发的控制管理系统，为用户提供一个全面、便捷的开发环境。对机箱及板卡状态实时监控并通过预设接口减少手工接线数量，提高FPGA云平台机箱的可靠性。
-
公开(公告)号：CN105530197A
公开(公告)日：2016-04-27
申请号：CN201410571273.1
申请日：2014-10-23
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L12/911 , H04L29/06
Abstract: 本发明实施例提供一种SoC节点之间资源共享配置方法和设备，其中，该方法包括：第一节点与第二节点进行共享资源协商；所述第一节点从所述第一节点的空闲地址空间中分配所述共享资源映射到所述第一节点中的第一地址空间，所述共享资源为所述第二节点允许所述第一节点访问的资源；所述第一节点建立所述第一地址空间与所述共享资源的属性信息的对应关系，其中，所述第一地址空间的大小与所述共享资源在所述第二节点中的第二地址空间的大小相同。从而实现第一节点可以直接根据可见的地址空间来确定需要访问共享资源并进行访问，提高了资源共享的灵活性和可扩展性。
-
Patent Agency Ranking
公开(公告)号：CN104375950A
公开(公告)日：2015-02-25
申请号：CN201310359497.1
申请日：2013-08-16
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供的基于队列对通信的物理地址确定方法及装置，在将虚拟地址转换为物理地址的过程中，如果旁路转换缓冲中不存在待转换的虚拟地址的虚拟页号，则将主存中的n组一一对应的虚拟页号与物理页号存储到所述旁路转换缓冲中，所述n为所述旁路转换缓冲中存储单元的数量，说明将主存中保存而旁路转换缓冲中没有的对应关系存储到旁路转换缓冲中，并且，将旁路转换缓冲中所有的单元中的数据全部进行更新；并且，因为n个虚拟页号中包括与所述第一虚拟页号相邻且大于所述第一虚拟页号的第二虚拟页号，所以，至少可以保证下一次虚拟地址转换时，旁路转换缓冲中能够查询到第二虚拟页号，而不需要查询主存，因此，能够减小地址转化的时延。
-
公开(公告)号：CN117149536B
公开(公告)日：2025-04-04
申请号：CN202310555661.X
申请日：2023-05-17
Applicant: 中国科学院计算技术研究所
IPC: G06F11/22 , G06F9/50 , G01R31/317
Abstract: 本发明提出一种面向处理器系统级设计的测试方法和系统，包括：基于SoC‑FPGA的处理器测试平台根据硬件源码与器件情况，选择被测处理器的内存与外设使用模式，检测待测试的处理器并对其进行接口标准化处理，将待测试处理器的接口按功能划分；处理器测试平台结合所选的内存与外设使用模式，将待测试处理器以软核的形式部署，设计硬核处理器与待测试处理器的地址空间映射机制，构建FPGA工程并生成硬件配置文件；对软件源码进行编译并生成用于测试的软件负载；硬核处理器根据所选内存与外设使用模式，部署软件负载；根据内存与外设使用模式将SoC‑FPGA的外设接口资源以独占或共享的方式提供给待测试处理器；执行软件负载，对完整软硬件系统进行评测。
-
公开(公告)号：CN117556757A
公开(公告)日：2024-02-13
申请号：CN202311518820.5
申请日：2023-11-14
Applicant: 中国科学院计算技术研究所
IPC: G06F30/343 , G06F115/10
Abstract: 本发明提出一种FPGA加速仿真中内存行为确定性重放系统与方法。本发明设计了一种用于FPGA加速仿真的内存模型系统，并基于检查点技术和事务级确定性的保障方法精确保存目标系统中内存模型的事务级状态，无需考虑FPGA系统中物理内存控制器与内存器件与逻辑仿真中内存模型的差异，可实现FPGA硬件原型仿真平台与逻辑电路仿真软件工具间的状态迁移与确定性重放。
-
公开(公告)号：CN113973049B
公开(公告)日：2022-08-02
申请号：CN202111190477.7
申请日：2021-10-13
Applicant: 中国科学院计算技术研究所
IPC: H04L41/08 , H04L41/0803 , H04L67/10 , H04L61/10 , G06F9/455
Abstract: 本发明提供一种FPGA集群，包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统，所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡，其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程，其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程，所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例，提供了一种异构计算集群的管理方法，既可以管理传统的CPU，又可以管理FPGA加速卡，并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。
-
公开(公告)号：CN113973049A
公开(公告)日：2022-01-25
申请号：CN202111190477.7
申请日：2021-10-13
Applicant: 中国科学院计算技术研究所
IPC: H04L41/08 , H04L41/0803 , H04L67/10 , H04L61/10 , G06F9/455
Abstract: 本发明提供一种FPGA集群，包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统，所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡，其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程，其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程，所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例，提供了一种异构计算集群的管理方法，既可以管理传统的CPU，又可以管理FPGA加速卡，并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.028 seconds)
