-
公开(公告)号：CN103871877A
公开(公告)日：2014-06-18
申请号：CN201210526416.8
申请日：2012-12-07
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/06
CPC classification number: H01L29/66333 , H01L21/2636 , H01L29/36
Abstract: 本发明公开了一种IGBT及其制作方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成正面结构和背面结构，所述正面结构包括栅极结构；在栅极结构以外的区域形成均匀分布的杂质缺陷。本发明所述技术方案仅在IGBT的栅极结构以外的区域形成分布均匀的杂质缺陷，一方面，避免了由于栅极结构存在杂质缺陷导致IGBT的阈值降低，从而避免了IGBT易受外界信号干扰的问题；另一方面，避免了由于栅极结构存在杂质缺陷导致的IGBT的漏电流增大，从而避免了由于漏电流增大导致的器件易烧坏、寿命短的问题。
-
公开(公告)号：CN103855201A
公开(公告)日：2014-06-11
申请号：CN201210509411.4
申请日：2012-12-03
Applicant: 中国科学院微电子研究所 , 江苏物联网研究发展中心 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/0603 , H01L29/66325
Abstract: 本发明提供了一种IGBT，包括：半导体衬底，所述半导体衬底包括漂移区；位于所述漂移区背面且与所述漂移区背面直接电性接触的复合层，所述复合层仅覆盖所述漂移区背表面的部分区域。本发明所提供的IGBT及其制作方法，在漂移区背面的部分区域形成复合层，当器件导通时由于复合层仅位于漂移区背面的部分区域，不会影响集电区载流子注入漂移区，所以保证了器件的导通损耗不增大；当器件关断时形成材料缺陷密度高的复合层会迅速的复合掉靠近其自身的漂移区区域内的载流子，使电流以更快的速度消失，降低了器件的关断损耗；因此本发明所提供的IGBT及其制作方法能够在保证导通损耗不增大的条件下，降低器件的关断损耗。
-
公开(公告)号：CN103839978A
公开(公告)日：2014-06-04
申请号：CN201310086262.X
申请日：2013-03-18
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
CPC classification number: H01L29/0603 , H01L29/0657 , H01L29/66325 , H01L29/7393
Abstract: 本发明公开了一种中高压沟槽型功率器件的终端结构及其制作方法，属于半导体功率器件制备技术领域。该终端结构的终端区域至少有一个沟槽，沟槽的两侧均有表面结，靠近有源区的一侧为n型注入结，远离有源区的一侧为p型注入结，沟槽内有填充物。本发明一方面可以在保证器件具有高的击穿电压的同时，缩小了终端保护区的面积，降低了芯片制造成本；另一方面能够降低寄生电荷的影响，提高器件的可靠性。
-
公开(公告)号：CN103839805A
公开(公告)日：2014-06-04
申请号：CN201310086257.9
申请日：2013-03-18
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L21/335 , H01L21/324 , H01L21/265
CPC classification number: H01L29/6609 , H01L29/04 , H01L29/0638
Abstract: 本发明公开了一种功率器件的制备方法，属于半导体技术领域。该方法包括，在N+型衬底的上表面淀积N型掺杂的非晶硅薄膜层，形成N型的非晶硅场截止层，经高温退火后，通过外延方法在N型的非晶硅场截止层上形成N-外延层，然后在N-外延层的上表面形成SiO2薄膜层,在SiO2薄膜层的上表面曝光出环状区域，形成终端的保护环结构；在终端截止环上曝光出最外围的环状区域，然后进行N+型离子注入和退火，形成终端区。本发明通过外延非晶硅形成的N型层作为功率器件的场截止层，剩余的载流子会很快被复合掉，外在表现就是使功率器件关断的拖尾电流变短，减小关断时间及关断损耗。
-
公开(公告)号：CN103715232A
公开(公告)日：2014-04-09
申请号：CN201210370720.8
申请日：2012-09-28
Applicant: 中国科学院微电子研究所 , 江苏中科君芯科技有限公司 , 江苏物联网研究发展中心
IPC: H01L29/06 , H01L29/739 , H01L23/58
CPC classification number: H01L29/7811 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813 , H01L2924/0002 , H01L2924/00 , H01L29/0615 , H01L29/063 , H01L29/7395
Abstract: 本发明公开了用于半导体功率器件的沟槽式终端，该终端包含至少一个沟槽，所述沟槽位于终端器件衬底内，终端表面由里及外覆盖有绝缘层和多晶硅，在所述终端区域的沟槽的端口和底部的周围具有P型区域，该P型区域与衬底的掺杂类型相反。本发明提供的用于半导体功率器件的沟槽式终端，通过在沟槽周围电场强烈集中的位置形成起保护作用的P型区域，该P型区域与衬底的掺杂类型相反，增强了该终端的可靠性。该沟槽式终端结构应用在元包结构为沟槽的功率器件中，能够减少器件制作的工艺步骤，从而降低制作成本。
-
Patent Agency Ranking
公开(公告)号：CN103678744A
公开(公告)日：2014-03-26
申请号：CN201210345372.9
申请日：2012-09-17
Applicant: 中国科学院微电子研究所
IPC: G06F17/50
Abstract: 本发明公开了一种栅极电压均匀分布的大电流IGBT版图，属于半导体技术领域，该大电流IGBT版图包括元胞区、终端区、Gatebus、源极压焊点、栅极压焊点，终端区位于元胞区的周围，源极压焊点位于元胞区上，栅极压焊点位于源极压焊点中心，源极压焊点彼此之间和源极压焊点与栅极压焊点之间均有Gatebus；其中，元胞区与终端区衔接部分有一个以上不连续的Gatebus。本发明解决了原有版图设计方案中栅极开启电压分布不均的问题，保证了整个元胞区内元胞的充分开启，电流分布均匀；同时也加快了整体元胞区元胞的开启速度，提升了器件的开启速度。
-
公开(公告)号：CN103617955A
公开(公告)日：2014-03-05
申请号：CN201310616662.7
申请日：2013-11-27
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L21/331
CPC classification number: H01L29/66325
Abstract: 本发明公开了一种低压RB-IGBT器件的制造方法，正反两面结构通过采用双面截断型终端结构，实现RB-IGBT的双向阻断能力，与正面采用场限环等终端的RB-IGBT相比，能有效的缩小终端区占有的芯片面积，从而节省成本。
-
公开(公告)号：CN118249757A
公开(公告)日：2024-06-25
申请号：CN202211660675.X
申请日：2022-12-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种宽温度工作范围的SiC基放大电路，涉及半导体集成电路领域，包括：差分共源放大电路，采用双输入端的电阻做负载的共源极放大电路结构；电压钳位电路，采用自偏置电压的共源共栅电流镜结构；负温度系数电压/电流产生电路，一端连接电压钳位电路的输出端且另一端接地，用于利用电压钳位和PN结的负温度系数电压特性产生负温度特性电流；两组放大管偏置跟随电路，对称设置于差分共源放大电路的放大管的输入端，用于利用电流镜复制负温度特性电流并在等效的无温度系数电阻上产生偏置电压送给放大管的输入端；至少一组无温度系数等效电阻电路，分别设置于负温度系数电压/电流产生电路和放大管偏置跟随电路内部，用于完成电荷的转移。
-
公开(公告)号：CN117747650A
公开(公告)日：2024-03-22
申请号：CN202311753516.9
申请日：2023-12-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 本申请涉及一种绝缘栅双极型晶体管器件及其制作方法，属于半导体技术领域，解决IGBT在短路模式下的短路耐量无法满足保护系统需求的问题。器件包括：沟槽栅MOS结构位于衬底的正面上，包括多个长沟道沟槽栅MOS和短沟道沟槽栅MOS，以交替方式配置配对的长沟道沟槽栅MOS与配对的短沟道沟槽栅MOS；发射极区在衬底正面位于接触沟槽底面下方，包括位于配对的长沟道沟槽栅MOS之间的第一发射极区和位于配对的短沟道沟槽栅MOS之间的第二发射极区；发射极欧姆接触区包括位于接触沟槽中的第一欧姆接触部分和位于衬底正面上方的第二欧姆接触部分；N型缓冲区位于衬底的背面上方；集电极区位于N型缓冲区上方；集电极欧姆接触区位于集电极区上方。提高IGBT的短路耐量。
-
公开(公告)号：CN117410325A
公开(公告)日：2024-01-16
申请号：CN202311267422.0
申请日：2023-09-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开一种平面型碳化硅IGBT器件及其制作方法、电子设备，涉及半导体技术领域，以减小器件的关断时间和关断功耗，提升器件的关断速度。所述平面型碳化硅IGBT器件包括：自上而下键合在一起的第一半导体结构和第二半导体结构。第一半导体结构包括漂移层以及形成在漂移层上方的电流扩展层和正面晶体管单元。第二半导体结构包括欧姆接触层、依次形成在欧姆接触层上的集电层和缓冲层，缓冲层朝向漂移层的一侧刻蚀有沟槽，沟槽内淀积有多晶硅层。其中，缓冲层的材料包括碳化硅，多晶硅层与缓冲层形成异质结结构。所述平面型碳化硅IGBT器件的制作方法用于制作上述平面型碳化硅IGBT器件。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.039 seconds)
