公开(公告)号：CN104637813B

公开(公告)日：2019-10-01

申请号：CN201310574715.3

申请日：2013-11-13

Applicant: 江苏物联网研究发展中心 ,  中国科学院微电子研究所 ,  江苏中科君芯科技有限公司

Inventor： 张文亮 ,  朱阳军 ,  卢烁今 ,  喻巧群

IPC: H01L21/335

Abstract: 本发明提供了一种IGBT的制作方法，包括：提供第一硅片和第二硅片，第二硅片为轻掺杂的硅片；在第一硅片和/或第二硅片的一侧形成重掺杂的待形成缓冲层，并使待形成缓冲层与第二硅片的掺杂类型相同；采用键合工艺将第一硅片和第二硅片键合在一起，形成键合硅片，使键合硅片的中间区域为待形成缓冲层，两侧区域中属于第一硅片的区域为衬底，属于第二硅片的区域为待形成漂移区。上述方法通过键合工艺形成缓冲层和漂移区解决了外延工艺导致的自掺杂问题，有利于提高器件的关断速度；键合得到的漂移区比外延生长的漂移区的表面平整度好、缺陷少，有利于后道工序的进行，提高了器件的性能和成品率；并且键合工艺相对于外延工艺的制作成本更低。

公开(公告)号：CN103839804B

公开(公告)日：2019-01-11

申请号：CN201310086227.8

申请日：2013-03-18

Applicant: 中国科学院微电子研究所 ,  上海联星电子有限公司 ,  江苏中科君芯科技有限公司

Inventor： 胡爱斌 ,  朱阳军 ,  卢烁今 ,  吴振兴 ,  田晓丽 ,  赵佳

IPC: H01L21/331 ,  H01L21/265

Abstract: 本发明公开了一种电场阻断型IGBT结构的制备方法，属于半导体功率器件技术领域。制备方法为选择N+单晶片作为N+型衬底，在N+型衬底上通过外延的方法依次形成第一外延层和第二外延层，在外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极；将N+型衬底的背面减薄，移除部分第一外延层，形成N+型缓冲层，第二外延层为N‑基区；在N+型缓冲层的背面通过离子注入的方法形成P+集电极层，然后在P+集电极层上面生长背金金属层，N+型缓冲层厚度为5‑35μm，N+型缓冲层的电阻率为1–10Ωcm。本发明可以使N‑基区的厚度变得更薄，从而降低IGBT的导通电压和关断时间。

公开(公告)号：CN105762182B

公开(公告)日：2018-11-06

申请号：CN201610298661.6

申请日：2016-05-04

Applicant: 江苏中科君芯科技有限公司 ,  中国科学院微电子研究所

Inventor： 杨飞 ,  沈千行 ,  朱阳军 ,  卢烁今 ,  田晓丽

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/10

Abstract: 本发明涉及一种具有高抗闩锁能力的IGBT器件，其有源元胞包括第二导电类型基区以及第一导电类型源极区；在第二导电类型基区内设置阻挡环；在IGBT器件的截面上，阻挡环包括第一导电类型埋层以及绝缘介质柱，绝缘介质柱的上端与源极金属接触，第一导电类型埋层位于第一导电类型源极区正下方的一端与绝缘介质柱相接触，第一导电类型埋层的另一端与导电沟道侧壁接触，且第一导电类型埋层在第一导电类型源极区正下方的长度不小于第一导电类型源极区在第二导电类型基区内的长度，第一导电类型埋层与源极金属相互绝缘。本发明结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。

公开(公告)号：CN103839803B

公开(公告)日：2018-11-06

申请号：CN201310085579.1

申请日：2013-03-18

Applicant: 中国科学院微电子研究所 ,  上海联星电子有限公司 ,  江苏中科君芯科技有限公司

Inventor： 赵佳 ,  朱阳军 ,  陆江 ,  卢烁今 ,  田晓丽

IPC: H01L21/331

Abstract: 本发明公开了一种平面型IGBT结构的制备方法，属于半导体技术领域。该方法为：在N‑型衬底上开出一窗口区域，在窗口区域通过硅的选择氧化方法淀积氧化层，在N‑型衬底和窗口区域的上表面均生长栅氧层，在栅氧层上淀积多晶硅层，将窗口区域以外的多晶硅层形成栅极，通过离子注入法，在N‑型衬底的上表面依次形成P‑基区和N‑注入区，在多晶硅层的表面依次淀积层间氧化层和金属层，形成发射极，在N‑型衬底的背面，通过离子注入法依次形成N型缓冲层和p‑集电极区，在N‑型衬底的背面，淀积背面金属层。本发明在硅表面以下生长氧化层，通过增加电容介质的厚度，减小密勒电容，改善了传统工艺中造成材料断裂的问题。

公开(公告)号：CN103839805B

公开(公告)日：2018-09-11

申请号：CN201310086257.9

申请日：2013-03-18

Applicant: 中国科学院微电子研究所 ,  上海联星电子有限公司 ,  江苏中科君芯科技有限公司

Inventor： 吴振兴 ,  朱阳军 ,  田晓丽 ,  卢烁今

IPC: H01L21/335 ,  H01L21/324 ,  H01L21/265

Abstract: 本发明公开了一种功率器件的制备方法，属于半导体技术领域。该方法包括，在N+型衬底的上表面淀积N型掺杂的非晶硅薄膜层，形成N型的非晶硅场截止层，经高温退火后，通过外延方法在N型的非晶硅场截止层上形成N‑外延层，然后在N‑外延层的上表面形成SiO2薄膜层,在SiO2薄膜层的上表面曝光出环状区域，形成终端的保护环结构；在终端截止环上曝光出最外围的环状区域，然后进行N+型离子注入和退火，形成终端区。本发明通过外延非晶硅形成的N型层作为功率器件的场截止层，剩余的载流子会很快被复合掉，外在表现就是使功率器件关断的拖尾电流变短，减小关断时间及关断损耗。

公开(公告)号：CN103871852B

公开(公告)日：2018-01-30

申请号：CN201210543954.8

申请日：2012-12-14

Applicant: 中国科学院微电子研究所 ,  江苏物联网研究发展中心 ,  江苏中科君芯科技有限公司

Inventor： 吴振兴 ,  朱阳军 ,  胡爱斌 ,  卢烁今 ,  田晓丽

IPC: H01L21/205 ,  H01L21/265 ,  H01L21/331 ,  H01L21/329

Abstract: 本发明涉及制作方法技术领域，公开了一种带FS层的PT型功率器件的制作方法包括：步骤一：制备衬底；步骤二：从衬底外延出第一N型FS层；步骤三：对第一N型FS层进行局域寿命控制；步骤四：重复步骤二和步骤三，从第一N型FS层外延出多个N型FS层，且N型FS层的掺杂浓度逐层下降，局域寿命控制注入的剂量也逐层下降，使N型FS层的缺陷浓度也逐层下降；步骤五：在N型FS层上外延出N漂移区；步骤六：制备PT型功率器件的正面结构，再对PT型功率器件的背面减薄，并与金属层形成欧姆接触。本发明经过多次外延N型FS层形成一个浓度渐变的厚FS层区域，成功避免了理想FS型功率器件的超薄片制备过程，大大降低了碎片等风险。

公开(公告)号：CN105789288A

公开(公告)日：2016-07-20

申请号：CN201610148231.6

申请日：2016-03-15

Applicant: 江苏中科君芯科技有限公司 ,  中国科学院微电子研究所

Inventor： 杨飞 ,  谭骥 ,  张广银 ,  沈千行 ,  朱阳军 ,  卢烁今 ,  田晓丽

IPC: H01L29/739 ,  H01L29/423

CPC classification number: H01L29/7397 ,  H01L29/423

Abstract: 本发明涉及一种具有集成栅源电容的IGBT器件，其在半导体基板内还设置至少一个用于形成栅源电容的沟槽栅，所述沟槽栅包括位于第二导电类型阱区内的电容沟槽，所述电容沟槽的高度小于第二导电类型阱区的深度；所述电容沟槽的侧壁及底壁设置覆盖有电容绝缘氧化层，并在覆盖有电容绝缘氧化层的电容沟槽内填充有电容导电多晶硅，且所述电容沟槽的槽口由第一主面上的电容绝缘介质层覆盖；电容沟槽内的电容导电多晶硅与半导体基板第一主面上用于形成栅电极的栅极金属欧姆接触。本发明结构紧凑，能在不增加芯片面积的情况下集成得到栅源电容，可以灵活设计栅源电容的分布状态，且能精确控制栅源电容的电容值，与现有工艺相兼容，安全可靠。

公开(公告)号：CN102842604B

公开(公告)日：2015-10-21

申请号：CN201110168499.3

申请日：2011-06-21

Applicant: 中国科学院微电子研究所

Inventor： 赵佳 ,  朱阳军 ,  卢烁今 ,  孙宝刚 ,  左小珍

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本发明实施例公开了一种沟槽栅型绝缘栅双极晶体管及其制作方法。所述沟槽栅型绝缘栅双极晶体管包括：漂移区；位于漂移区正面内的有效基区；位于漂移区正面内、有效基区两侧的沟槽栅；其中，所述沟槽栅包括：与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。本发明所提供的沟槽栅型绝缘栅双极晶体管，通过增加其内沟槽栅的个数，进而增加了沟槽栅的总宽度，减小了有效基区宽度与单个元胞宽度之比，从而使得漂移区内的空穴浓度提高，最终导致电导调制效应增强，因此，可降低器件的导通电阻。再有，该沟槽栅型绝缘栅双极晶体管，还能减小电流密度，提高器件的短路安全工作区。

公开(公告)号：CN104009072A

公开(公告)日：2014-08-27

申请号：CN201310058786.8

申请日：2013-02-25

Applicant: 中国科学院微电子研究所 ,  江苏物联网研究发展中心 ,  江苏中科君芯科技有限公司

Inventor： 褚为利 ,  朱阳军 ,  田晓丽 ,  卢烁今 ,  胡爱斌

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7393 ,  H01L29/0638 ,  H01L29/66325

Abstract: 本发明公开了一种绝缘栅双极型晶体管及其制作方法，所述绝缘栅双极型晶体管包括：集电区；位于所述集电区表面上的超结漂移区；位于所述超结漂移区表面上的有源区以及第一终端结构，所述第一终端结构包围所述有源区；包围所述超结漂移区以及第一终端结构的第二终端结构，所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区；其中，所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区的顶部齐平。本申请所述绝缘栅双极型晶体管设置有第二终端结构，该第二终端结构作为绝缘栅双极型晶体管的反向耐压终端结构，能有效提高绝缘栅双极型晶体管承受反向耐压的能力。

公开(公告)号：CN103943671A

公开(公告)日：2014-07-23

申请号：CN201310025255.9

申请日：2013-01-23

Applicant: 中国科学院微电子研究所 ,  江苏物联网研究发展中心 ,  江苏中科君芯科技有限公司

Inventor： 朱阳军 ,  胡爱斌 ,  喻巧群 ,  卢烁今

IPC: H01L29/739 ,  H01L29/165 ,  H01L21/331

CPC classification number: H01L29/7398 ,  H01L29/0821 ,  H01L29/16 ,  H01L29/161 ,  H01L29/66333

Abstract: 本发明公开了一种功率半导体器件及其形成方法，属于半导体器件技术领域。本发明所提供的上述功率半导体器件中，所述集电极层为锗层或硅锗层。相较于硅层而言，在相同的掺杂浓度下，所述锗层或硅锗层中具有更大的载流子迁移率、更低的接触势垒以及更低的载流子寿命，从而降低了本发明所公开的功率半导体器件的导通压降和关断时间，且不提高所述功率半导体器件的制作成本，即在不提高制作成本的前提下，解决了现有技术中功率半导体器件导通压降大，关断时间长的问题。