-
公开(公告)号:CN201918969U
公开(公告)日:2011-08-03
申请号:CN201120006448.6
申请日:2011-01-11
Applicant: 东南大学
IPC: H03K5/156
Abstract: 一种应用于解决在高速系统中对时钟占空比进行校准的高速全差分时钟占空比校准电路。该电路采用连续时间积分器检测占空比,直接在时钟传播链路上调整占空比从而提高工作速度。该电路使用全差分的电路结构,在指定工艺下能在更高、更宽的频率范围内进行占空比校准。并对工艺失配以及共模噪声都具有较好的抑制力。该电路包括了调整级ADJ1和ADJ2、第一缓冲级BUF1、第二缓冲级BUF2和占空比检测级DCD。
-
-
公开(公告)号:CN201957001U
公开(公告)日:2011-08-31
申请号:CN201120040402.6
申请日:2011-02-16
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本实用新型公开了一种可进行后台数字校准的流水线式模数转换器,包括依次串联的采样保持电路、M个可校准级电路模块、N个级电路模块和后级模数转换模块,其中每一个可校准级电路模块连接一个与之相对应的数字校准级电路,级电路模块和后级模数转换模块的量化值输出端口与延时及错位相加模块相连接,延时及错位相加模块的输出端反向依次串联接入数字校准级电路。本实用新型提供的流水线式模数转换器,模拟电路结构简单,仅在现有技术结构的基础上增加了伪随机数发生器和多路选择开关,并能够在工作过程中不影响其他模拟电路的工作;同时,数字电路部分的原理简单、实现容易,能够明显减小流水线式ADC的误差,提高其线性度,改善其动态性能。
-
-