-
公开(公告)号：CN113824522A
公开(公告)日：2021-12-21
申请号：CN202111104620.6
申请日：2021-09-18
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明公开了一种基于VDE星‑船同步通信系统的校时系统，包括星载广播时间码校时模块、星载GPS秒脉冲校正模块、星载GPS秒脉冲校时模块、船舶GPS时间码授时模块、船舶GPS秒脉冲校正模块和船舶GPS秒脉冲校时模块。本发明提供的基于VDE星‑船同步通信系统的校时系统消除了综合电子广播时间码延迟带来的星地时间码误差、秒脉冲抖动和秒脉冲丢失时带来的星地同步误差，达到了星‑船同步通信系统高精度时间同步的目的，提高了星船间时间同步的可靠性和准确通信的效率，对VDE星船同步系统具有十分重要的意义与十分广阔的应用前景。
-
公开(公告)号：CN113794670A
公开(公告)日：2021-12-14
申请号：CN202111103891.X
申请日：2021-09-18
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明公开了一种VDES中16QAM信号的解调系统，包括同步预处理模块、相位旋转模块、平方法去调制模块、解模糊度模块、归一化模块和16QAM信号恢复模块，同步预处理模块利用三级时频同步相关器实现接收信号的定时和频率同步并输出预处理信号和预处理同步字；相位旋转模块用于确定待补偿同步字及其相位旋转角；平方法去调制模块用于计算待补偿同步字相偏并补偿后得到补偿同步字；解模糊度模块用于确定补偿同步字的位置偏移和相位模糊度；归一化模块用于对预处理信号16QAM数据区进行幅度归一化并将归一化后的数据区分成连续的归一化数据区块；16QAM信号恢复模块用于对归一化数据区块的累计残余相偏进行跟踪和补偿。
-
公开(公告)号：CN112532306A
公开(公告)日：2021-03-19
申请号：CN202011377783.7
申请日：2020-11-30
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于FPGA的低延时VDE星载下行数字信号处理系统，其特征在于，包括：数据分块与转发模块、分块Turbo编码和加扰处理模块、通用调制发射处理模块；本发明通过基于VDE通信协议机制的低延迟数字信号处理方法与模块设计，大幅降低了VDE调制信号发送延迟，并降低了FPGA资源占用，可应用于VDE星载下行数字信号处理场景。
-
公开(公告)号：CN111464228B
公开(公告)日：2020-12-15
申请号：CN202010193820.2
申请日：2020-03-18
Applicant: 上海航天电子通讯设备研究所 , 北京跟踪与通信技术研究所
Abstract: 本发明提供了一种基于星载DBF的多通道VDES收发预处理系统，包括DBF发射端预处理子系统和DBF接收端预处理子系统，k路并行数据复用输入，由级联滤波器进行特定倍数内插或抽取，按照发射端和接收端的频点要求经过数字上变频或下变频后解复用输出，由星上调度单元控制AIS、ASM和VDE信号的收发。通过多路复用技术交织多通道数据，改进发射端和接收端FIR滤波器和CIC滤波器的级联方式，控制滤波器内插与抽取的倍数，减少上变频或下变频时乘法器的使用量，减少系统运算开销，减少FPGA硬件资源占用，同时也降低了设备的研制和生产成本。
-
公开(公告)号：CN111726187A
公开(公告)日：2020-09-29
申请号：CN202010520693.2
申请日：2020-06-09
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于星载VDE的UTC时间同步处理系统，包括：时间同步状态管理模块，用于星载VDE的UTC时间同步管理，在对应时间节点上对同步方式、同步状态和同步维持进行管理；直接同步处理模块，根据从GPS天线端获取的准确时间信息和PPS脉冲信号，在定时器中预设的同步等待时间没有超时的情况下，进行直接同步处理；同步维持处理模块，在定时器中预设的同步维持时间内，若未获取准确时间信息和PPS脉冲信号，则进行同步维持处理；间接同步处理模块，在无法检测到直接同步处理且同步维持处理超时情况下进行间接同步处理；定时器时间处理模块，对直接同步处理、同步维持处理和间接同步处理时长进行准确计算和优先级切换控制。
-
Patent Agency Ranking
公开(公告)号：CN111431579A
公开(公告)日：2020-07-17
申请号：CN202010193819.X
申请日：2020-03-18
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于FPGA的低延时VDE星载下行数字信号处理系统，其特征在于，包括：数据分块与高速转发模块、高效分块Turbo编码和加扰处理模块、多带宽通用调制发射处理模块；本发明通过基于VDE通信协议机制的低延迟数字信号处理方法与模块设计，大幅降低了VDE调制信号发送延迟，并降低了FPGA资源占用，可应用于VDE星载下行数字信号处理场景。
-
公开(公告)号：CN113852383B
公开(公告)日：2022-08-09
申请号：CN202111119264.5
申请日：2021-09-23
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明公开了一种VHF频段突发信号的抗干扰处理系统，包括DBF模块、DDC模块、能量检测模块、载波同步模块、符号同步模块、信道估算模块、自适应均衡器、帧同步模块、CRC模块、谱识别模块和零陷滤波器。本发明采用多天线接收，利用DBF波束合成获取一定的抗干扰能力，同时具备时域信号能量检测功能，对长度异常的信号，进行剔除处理。将检测后提取出的信号送至载波同步和符号同步模块获取同步后的基带信号，采用自适应均衡器进一步降低信号的干扰，优化信号频谱，对CRC解调不通过的信号进行频谱检测识别，如果信号中存在窄带干扰，则根据干扰位置对信号进行零陷滤波，最后将抑制干扰后的信号重新送入同步模块进行解调。
-
公开(公告)号：CN113783820A
公开(公告)日：2021-12-10
申请号：CN202111093690.6
申请日：2021-09-17
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明公开了一种基于星载VDE的QPSK‑CPM扩频多用户检测方法，包括步骤1：对接收的VDE信号进行GPS的UTC时隙校正对齐和数据截取，在截取的数据中取前4096个采样点和补零后的本地帧头序列进行FFT相关运算；步骤2：取64个点为底噪滑动窗口大小，滑动找到任一频率的4096点相关峰值功率最小窗口计算底噪平均幅度值，并以底噪平均幅度值的固定倍数作为底噪门限；步骤3：依次找到幅度大于底噪门限，且幅度较大的64个相关峰值，记为最大相关峰组，用频偏和延时组成的二维区域扫描算法剔除同区域内的次大相关峰值和其它相关峰值，选出最大值；步骤4：对CPM相关固有的频率域旁瓣毛刺进行了干扰剔除。
-
公开(公告)号：CN112532306B
公开(公告)日：2021-09-28
申请号：CN202011377783.7
申请日：2020-11-30
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于FPGA的低延时VDE星载下行数字信号处理系统，其特征在于，包括：数据分块与转发模块、分块Turbo编码和加扰处理模块、通用调制发射处理模块；本发明通过基于VDE通信协议机制的低延迟数字信号处理方法与模块设计，大幅降低了VDE调制信号发送延迟，并降低了FPGA资源占用，可应用于VDE星载下行数字信号处理场景。
-
公开(公告)号：CN111600647B
公开(公告)日：2021-07-06
申请号：CN202010445770.2
申请日：2020-05-22
Applicant: 上海航天电子通讯设备研究所
IPC: H04B7/185
Abstract: 一种星载AIS信号多重时隙冲突能量检测系统，包括：突发能量起始检测模块，用于对接收的多时隙冲突混叠的AIS信号采用双台阶多滑动窗口估算突发信号的起始位置；突发能量结束检测模块，用于对接收的多时隙冲突混叠的AIS信号采用双台阶多滑动窗口估算突发信号的结束位置；数据切割和存储模块，用于根据起始位置和结束位置截取需处理的时隙信号并进行FIFO存储。结合AIS的发射信号特性和单天线接收的最大解调能力，面对多种复杂时隙冲突环境，设计了新型高效的信息确定和截取的方法，在确定了每重时隙冲突信号中强信号的起始位置的同时，保留了强信号和弱信号的消息完整长度，防止多重信号中各重信号的信息截断和丢失，提升了解多重时隙冲突的综合处理能力。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.025 seconds)
