-
公开(公告)号：CN112532306A
公开(公告)日：2021-03-19
申请号：CN202011377783.7
申请日：2020-11-30
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于FPGA的低延时VDE星载下行数字信号处理系统，其特征在于，包括：数据分块与转发模块、分块Turbo编码和加扰处理模块、通用调制发射处理模块；本发明通过基于VDE通信协议机制的低延迟数字信号处理方法与模块设计，大幅降低了VDE调制信号发送延迟，并降低了FPGA资源占用，可应用于VDE星载下行数字信号处理场景。
-
公开(公告)号：CN111431579A
公开(公告)日：2020-07-17
申请号：CN202010193819.X
申请日：2020-03-18
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于FPGA的低延时VDE星载下行数字信号处理系统，其特征在于，包括：数据分块与高速转发模块、高效分块Turbo编码和加扰处理模块、多带宽通用调制发射处理模块；本发明通过基于VDE通信协议机制的低延迟数字信号处理方法与模块设计，大幅降低了VDE调制信号发送延迟，并降低了FPGA资源占用，可应用于VDE星载下行数字信号处理场景。
-
公开(公告)号：CN109474356B
公开(公告)日：2021-04-02
申请号：CN201811394935.7
申请日：2018-11-21
Applicant: 上海航天电子通讯设备研究所
IPC: H04B17/30
Abstract: 本发明提供了一种宽带多通道信号能量检测系统及方法，该系统，包括：高速率AD模块和FPGA单元；其中，所述高速率AD模块，用于采集多通道的模拟信号，并将所述模拟信号转换为对应的数字信号；所述FPGA单元，用于根据通道的频段宽度，选择第一处理链路或者第二处理链路对所述数字信号进行子带信号提取。从而综合考虑时域和频域特性，在快速接收宽带信号的同时，可以实时并行的处理各个通道数据并获取其能量值，同时该设计方法复杂度低，资源占有率少，提升了工作效率。
-
公开(公告)号：CN109710564A
公开(公告)日：2019-05-03
申请号：CN201811432533.1
申请日：2018-11-27
Applicant: 上海航天电子通讯设备研究所
IPC: G06F15/78
Abstract: 本发明提供了一种基于VDES通信机的大型FPGA配置程序无线重构系统，为了实现有限在轨时间内完成大型FPGA配置程序无线重构，本发明利用VDES上行、AIS上行和ASM上行三种链路，采用整体重构和局部重构两种模式，采用多次校验机制和错误重传机制相配合，从而实现大型FPGA程序无线重构以及保障了每次重构的可靠性。
-
公开(公告)号：CN112532306B
公开(公告)日：2021-09-28
申请号：CN202011377783.7
申请日：2020-11-30
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于FPGA的低延时VDE星载下行数字信号处理系统，其特征在于，包括：数据分块与转发模块、分块Turbo编码和加扰处理模块、通用调制发射处理模块；本发明通过基于VDE通信协议机制的低延迟数字信号处理方法与模块设计，大幅降低了VDE调制信号发送延迟，并降低了FPGA资源占用，可应用于VDE星载下行数字信号处理场景。
-
Patent Agency Ranking
公开(公告)号：CN109547091B
公开(公告)日：2020-06-30
申请号：CN201811432535.0
申请日：2018-11-27
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明提供了一种基于VDE的多通道信道检测的处理系统，包括突发能量检测模块、帧头合路存储模块、高速频率相关补偿模块、开环定时与相位检测模块、双正交译码和判决模块、有效通道选择模块、解调器组模块和合路组包输出模块。本发明通过基于VDE通信协议机制的多通道VDE信道检测处理系统大幅减少了接收解调器的数量，减轻了接收系统的硬件压力，对VDE海空目标信号多通道接收具有十分重要的意义与十分广阔的应用前景。
-
公开(公告)号：CN109474356A
公开(公告)日：2019-03-15
申请号：CN201811394935.7
申请日：2018-11-21
Applicant: 上海航天电子通讯设备研究所
IPC: H04B17/30
Abstract: 本发明提供了一种宽带多通道信号能量检测系统及方法，该系统，包括：高速率AD模块和FPGA单元；其中，所述高速率AD模块，用于采集多通道的模拟信号，并将所述模拟信号转换为对应的数字信号；所述FPGA单元，用于根据通道的频段宽度，选择第一处理链路或者第二处理链路对所述数字信号进行子带信号提取。从而综合考虑时域和频域特性，在快速接收宽带信号的同时，可以实时并行的处理各个通道数据并获取其能量值，同时该设计方法复杂度低，资源占有率少，提升了工作效率。
-
公开(公告)号：CN113098537B
公开(公告)日：2022-05-27
申请号：CN202110368757.6
申请日：2021-04-06
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明公开了一种用于时分数字通信系统的自动增益控制接收机，包括：预处理模块、AGC模块、输出模块；预处理模块用于接收外部信号并进行滤除干扰和信号放大；AGC模块用于接收带通滤波器输出的信号并实时调整信号动态，以减小信号动态；输出模块用于接收AGC模块输出的信号并进行放大和谐杂波滤除后输出。由于本发明使用检波器对信号进行检波，并由滞回比较器对功率信号进行判断，由于滞回比较器有一低一高两个参考电压，增强了接收机的抗干扰性能，AGC模块不会恶化信号矢量幅度误差，降低了AGC时间常数矛盾，也无需复位信号；本发明中AGC模块采用级联的方式使得输入端的大动态可转化为输出端的小动态。
-
公开(公告)号：CN113098537A
公开(公告)日：2021-07-09
申请号：CN202110368757.6
申请日：2021-04-06
Applicant: 上海航天电子通讯设备研究所
Abstract: 本发明公开了一种用于时分数字通信系统的自动增益控制接收机，包括：预处理模块、AGC模块、输出模块；预处理模块用于接收外部信号并进行滤除干扰和信号放大；AGC模块用于接收带通滤波器输出的信号并实时调整信号动态，以减小信号动态；输出模块用于接收AGC模块输出的信号并进行放大和谐杂波滤除后输出。由于本发明使用检波器对信号进行检波，并由滞回比较器对功率信号进行判断，由于滞回比较器有一低一高两个参考电压，增强了接收机的抗干扰性能，AGC模块不会恶化信号矢量幅度误差，降低了AGC时间常数矛盾，也无需复位信号；本发明中AGC模块采用级联的方式使得输入端的大动态可转化为输出端的小动态。
-
公开(公告)号：CN109710564B
公开(公告)日：2020-07-28
申请号：CN201811432533.1
申请日：2018-11-27
Applicant: 上海航天电子通讯设备研究所
IPC: G06F15/78
Abstract: 本发明提供了一种基于VDES通信机的大型FPGA配置程序无线重构系统，为了实现有限在轨时间内完成大型FPGA配置程序无线重构，本发明利用VDES上行、AIS上行和ASM上行三种链路，采用整体重构和局部重构两种模式，采用多次校验机制和错误重传机制相配合，从而实现大型FPGA程序无线重构以及保障了每次重构的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.029 seconds)
