公开(公告)号：CN100595843C

公开(公告)日：2010-03-24

申请号：CN200610121356.6

申请日：2006-08-22

Applicant: 三洋电机株式会社

Inventor： 宫本英明 ,  松下重治

IPC: G11C11/22 ,  G11C11/21

CPC classification number: G11C11/22

Abstract: 本发明提供一种存储器。该存储器备有：非易失性的存储器单元和对存储器单元进行重新写入用的更新部。而且，更新部在电源下降时对存储器单元进行读出及重新写入。由此，可以得到能够抑制由积累的干扰而导致的存储器单元的数据消失的存储器。

公开(公告)号：CN100452234C

公开(公告)日：2009-01-14

申请号：CN02155780.2

申请日：2002-12-04

Applicant: 三洋电机株式会社

Inventor： 酒井健 ,  松下重治 ,  石塚良行

IPC: G11C11/24 ,  G11C11/4063

CPC classification number: G11C11/22

Abstract: 根据本发明，可以得到既可提高集成度，又能有效防止数据误读的存储装置。该存储装置具有沿规定方向延伸的位线对、配置成与位线对交叉的字线、以及配置在位线对和字线间且由二个电容装置所组成的存储单元。因此，可使存储单元的面积缩小，同时又无需基准电压。

公开(公告)号：CN100433183C

公开(公告)日：2008-11-12

申请号：CN02808544.2

申请日：2002-04-15

Applicant: 三洋电机株式会社

Inventor： 松下重治

IPC: G11C11/22

CPC classification number: G11C11/22

Abstract: 提出一种能在不选择单元中防止扰动的铁电存储器。该铁电存储器包括对存储单元加规定脉宽的脉冲的脉冲施加装置，在对铁电电容器加高压时引起充分的极化反转，而在对铁电电容器加低压时几乎不引起极化反转。至少在数据写或读操作中，该铁电存储器对选择的存储单元加具有上述规定脉宽的高压脉冲，并对不选择的存储单元加具有上述规定脉宽的低压脉冲。这样就对选择的存储单元执行读或写操作，而在不选择的存储单元中几乎不引起极化反转，从而能在不选择的存储单元里防止扰动。

公开(公告)号：CN1969338A

公开(公告)日：2007-05-23

申请号：CN200580019279.7

申请日：2005-06-16

Applicant: 三洋电机株式会社

Inventor： 宫本英明 ,  境直史 ,  山田光一 ,  松下重治

IPC: G11C11/22

CPC classification number: G11C11/22

Abstract: 提供一种能抑制非选择存储器单元的数据消失的干扰现象。该存储器具备存储器单元阵列(1)，其包括：位线；配置为与位线交叉的字线；连接在位线与字线之间的存储器单元(12)。而且，在该存储器中，通过对所选择的存储器单元(12)进行的包括读出动作、重新写入动作及写入动作的至少一个的存取动作，向存储器单元(12)施加第一电压脉冲和第二电压脉冲，其中第一电压脉冲提供使存储数据反转的第一方向的电场，第二电压脉冲提供不使存储数据反转的与所述第一方向反向的电场，并且对存储器单元(12)进行用于使残留极化量恢复的恢复动作。

公开(公告)号：CN1905057A

公开(公告)日：2007-01-31

申请号：CN200610105771.2

申请日：2006-07-26

Applicant: 三洋电机株式会社

Inventor： 宫本英明 ,  松下重治

IPC: G11C7/10 ,  G11C11/22

CPC classification number: G11C11/406 ,  G11C11/40603 ,  G11C2211/4061

Abstract: 提供可缩短外部访问动作的期间的存储器。该存储器包括根据外部访问动作来进行内部访问动作的访问控制部、进行更新动作的更新控制部和将更新动作分割为读出动作(RFRD)与重新写入动作(RFRS1)和(RFRS2)的更新分割控制部。并且，读出动作(RFRD)与重新写入动作(RFRS1)和(RFRS2)，分别在与不同的外部访问动作对应的不同的内部访问动作后进行。

公开(公告)号：CN1533574A

公开(公告)日：2004-09-29

申请号：CN02814416.3

申请日：2002-07-12

Applicant: 三洋电机株式会社

Inventor： 高野洋 ,  松下重治

IPC: G11C11/22 ,  G11C11/41 ,  H01L27/10

CPC classification number: H01L27/0207 ,  G11C11/005 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11 ,  H01L27/1116 ,  H01L27/112 ,  H01L27/11286 ,  H01L27/115 ,  H01L27/11502 ,  H01L27/11509 ,  H01L27/228 ,  H01L27/24

Abstract: 提供一种含有能够达到更为小型化(薄型化)和高速化的不同种类的存储器的半导体存储装置。这种半导体存储装置具有：包含位线、与位线交叉配置的字线、配置在位线与字线间的存储元件(43)的第一存储器；与第一存储器种类不同的第二存储器(13)。而且，第一存储器和第二存储器在半导体基板(31)上形成。这样，若第一存储器和第二存储器层叠形成于半导体基板(31)上，则高度方向的厚度上会变小，从而能实现更好的小型化(薄型化)。再有，第一存储器和第二存储器的连接无需使用寄生电容较大的导线和焊料等，因此，能够实现第一存储器和第二存储器间高速的数据传递。

公开(公告)号：CN1423282A

公开(公告)日：2003-06-11

申请号：CN02155780.2

申请日：2002-12-04

Applicant: 三洋电机株式会社

Inventor： 酒井健 ,  松下重治 ,  石塚良行

IPC: G11C11/24 ,  G11C11/4063

CPC classification number: G11C11/22

Abstract: 根据本发明,可以得到既可提高集成度,又能有效防止数据误读的存储装置。该存储装置具有沿规定方向延伸的位线对、配置成与位线对交叉的字线、以及配置在位线对和字线间且由二个电容装置所组成的存储单元。因此,可使存储单元的面积缩小,同时又无需基准电压。