-
-
公开(公告)号：CN116092540A
公开(公告)日：2023-05-09
申请号：CN202211128836.0
申请日：2022-09-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种方法包括：使用初始上拉代码和初始下拉代码测量第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路的线性度，第一上拉电路、第二上拉电路和第三上拉电路中的每一个上拉电路具有基于相应的上拉代码而确定的相应的电阻值，并且第一下拉电路、第二下拉电路和第三下拉电路中的每一个下拉电路具有基于相应的下拉代码而确定的相应的电阻值，以及基于测量结果确定校准设置指示器，该校准设置指示器指示包括第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路在内的发送驱动器的校准方法。
-
公开(公告)号：CN115762589A
公开(公告)日：2023-03-07
申请号：CN202211404420.7
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。
-
公开(公告)号：CN115762588A
公开(公告)日：2023-03-07
申请号：CN202211404105.4
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。
-
公开(公告)号：CN115086120A
公开(公告)日：2022-09-20
申请号：CN202210240107.8
申请日：2022-03-10
Applicant: 三星电子株式会社
Abstract: 提供了编码和解码设备和用于实施多模编码的方法。设备包括连接至数据总线的发送器和接收器。当数据突发由发送器被转换为各自包括多个符号的码字和/或由接收器接收的码字被恢复为数据突发时，使用其中在多个符号之间不发生最大过渡(MT)事件的最大过渡避免(MTA)码字映射和与多个符号的最小功耗相关的最小DC电流(MDC)码字映射。
-
Patent Agency Ranking
公开(公告)号：CN114512470A
公开(公告)日：2022-05-17
申请号：CN202111317541.3
申请日：2021-11-08
Applicant: 三星电子株式会社
IPC: H01L23/538
Abstract: 一种存储器封装，包括：封装基板，包括重分布层和连接到重分布层的接合焊盘，重分布层包括多个信号路径；缓冲器芯片，安装在封装基板上并包括与多个存储器通道对应的多个芯片焊盘；以及多个存储器芯片，堆叠在封装基板上并被划分为与多个存储器通道对应的多个组，其中，多个存储器芯片中的第一组存储器芯片通过第一布线连接到多个芯片焊盘中的第一芯片焊盘，并且其中多个存储器芯片中的第二组存储器芯片通过第二布线和多个信号路径中的至少一部分信号路径连接到多个芯片焊盘中的第二芯片焊盘。
-
公开(公告)号：CN114446376A
公开(公告)日：2022-05-06
申请号：CN202111200481.7
申请日：2021-10-14
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：多相时钟发生器，产生多个分频时钟信号；第一纠错块，接收多个分频时钟信号中的第一分频时钟信号；第一数据多路复用器，发送对应于第一分频时钟信号的第一最低有效位数据；第二纠错块，接收第一分频时钟信号；以及第二数据多路复用器，发送对应于第一分频时钟信号的第一最高有效位数据。第一纠错块接收第一最低有效位数据，并校正第一最低有效位数据的切换时间。第二纠错块接收第一最高有效位数据，并校正第一最高有效位数据的切换时间。
-
公开(公告)号：CN114078504A
公开(公告)日：2022-02-22
申请号：CN202110922990.4
申请日：2021-08-12
Applicant: 三星电子株式会社
Abstract: 提供了生成多电平信号的方法和基于多电平信号发送数据的方法。生成具有彼此不同的三个或更多个电压电平中的一个电压电平的多电平信号的方法包括：执行第一电压设置操作，在第一电压设置操作中，第一电压间隔和第二电压间隔被调整为彼此不同的，其中，第一电压间隔表示第一对相邻的电压电平之间的差，第二电压间隔表示第二对相邻的电压电平之间的差；执行第二电压设置操作，在第二电压设置操作中，电压摆幅宽度被调整，电压摆幅宽度表示所述三个或更多个电压电平之中的最低电压电平与最高电压电平之间的差；以及基于包括两个或更多个位的输入数据、第一电压设置操作的结果以及第二电压设置操作的结果，生成作为多电平信号的输出数据信号。
-
公开(公告)号：CN110675897A
公开(公告)日：2020-01-10
申请号：CN201910102897.1
申请日：2019-01-31
Applicant: 三星电子株式会社
IPC: G11C5/06 , H01L25/065
Abstract: 可以提供一种半导体封装，包括：第一主从状态电路，被配置为独立于第二主从状态电路存储第一信号或第二信号中的一个，响应于从第一初始化电路接收到第一初始信号而存储第一信号；第二主从状态电路，被配置为存储第一信号或第二信号中的一个，响应于从第二初始化电路接收到第二初始信号而存储第一信号；第一初始化电路，被配置为向第一主从状态电路提供第一初始信号；第二初始化电路，被配置为向第二主从状态电路提供第二初始信号；以及第一主从确定电路，连接到第二主从状态电路，第一主从确定电路被配置为向第二主从状态电路提供第二信号。
-
公开(公告)号：CN110675897B
公开(公告)日：2025-05-16
申请号：CN201910102897.1
申请日：2019-01-31
Applicant: 三星电子株式会社
Abstract: 可以提供一种半导体封装，包括：第一主从状态电路，被配置为独立于第二主从状态电路存储第一信号或第二信号中的一个，响应于从第一初始化电路接收到第一初始信号而存储第一信号；第二主从状态电路，被配置为存储第一信号或第二信号中的一个，响应于从第二初始化电路接收到第二初始信号而存储第一信号；第一初始化电路，被配置为向第一主从状态电路提供第一初始信号；第二初始化电路，被配置为向第二主从状态电路提供第二初始信号；以及第一主从确定电路，连接到第二主从状态电路，第一主从确定电路被配置为向第二主从状态电路提供第二信号。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.045 seconds)
