-
公开(公告)号：CN103778961A
公开(公告)日：2014-05-07
申请号：CN201310503112.4
申请日：2013-10-23
Applicant: 三星电子株式会社
Abstract: 一种在非易失性存储器件中编程数据的方法包括：接收将要在非易失性存储器件的选择的存储单元中进行编程的编程数据；从选择的存储单元读取数据；使用根据编程数据与读取数据的比较从多个编码方案当中选择的至少一个编码方案对编程数据进行编码；产生包括编码信息的标志数据；以及在选择的存储单元中编程已编码的编程数据和标志数据。
-
公开(公告)号：CN113053441B
公开(公告)日：2025-01-17
申请号：CN202011410313.6
申请日：2020-12-04
Applicant: 三星电子株式会社
Abstract: 公开了存储装置和存储装置的操作方法。一种存储装置包括非易失性存储器装置和存储器控制器。存储器控制器基于第一读取命令从非易失性存储器装置接收第一数据，并且对第一数据执行错误校正。当错误校正失败时，存储器控制器将第二读取命令和第二读取电压信息发送至非易失性存储器装置，从非易失性存储器装置接收第二数据，将第三读取命令和第三读取电压信息发送至非易失性存储器装置，以及从非易失性存储器装置接收第三数据。存储器控制器基于第二数据和第三数据调整偏移，将第四读取命令、第四读取电压信息和偏移发送至非易失性存储器装置，从非易失性存储器装置接收第四数据，以及基于第四数据执行软判决处理。
-
公开(公告)号：CN119068930A
公开(公告)日：2024-12-03
申请号：CN202410672284.2
申请日：2024-05-28
Applicant: 三星电子株式会社
Abstract: 公开了一种存储器装置、包括其的存储器系统及其操作方法。所述存储器装置包括第一存储器单元阵列和第二存储器单元阵列，均包括多个存储器单元；页缓冲器电路，被配置为：从第一存储器单元阵列读取包括多个子段的第一软决策数据；以及压缩电路，被配置为：对包括在所述多个子段中的一个子段中的多个部分段中的每个部分段执行生成第一压缩段的第一压缩操作，第一压缩段包括小于或等于第一参考数量的数量的位置值，并且顺序地执行在第一压缩操作之后的在每个压缩操作中生成包括在两个或更多个前一压缩段中包括的位置值中的小于或等于与每个压缩操作对应的参考数量的数量的位置值的下一压缩段的所述多个压缩操作。
-
公开(公告)号：CN118779145A
公开(公告)日：2024-10-15
申请号：CN202311655814.4
申请日：2023-12-05
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：纠错码(ECC)编码器，所述ECC编码器基于奇偶校验矩阵对码字进行编码，并且生成包括信息位和奇偶位的编码码字。所述奇偶校验矩阵被划分成与所述信息位相对应的信息部分和与所述奇偶位相对应的奇偶部分。所述奇偶部分包括：分块矩阵T，所述分块矩阵T包括按双对角结构排列的多个第一子矩阵；分块矩阵B，所述分块矩阵B包括第一子矩阵和第1‑a子矩阵；分块矩阵D，所述分块矩阵D由所述第一子矩阵组成；以及分块矩阵E，所述分块矩阵E包括所述第一子矩阵和掩蔽的第1‑(a+1)子矩阵。所述第一子矩阵处于所述分块矩阵B中的位置先于所述掩蔽的第1‑(a+1)子矩阵处于所述分块矩阵E中的位置。
-
公开(公告)号：CN113138948B
公开(公告)日：2024-10-01
申请号：CN202011343822.1
申请日：2020-11-25
Applicant: 三星电子株式会社
Abstract: 提供了存储控制器、存储系统及操作存储控制器的方法。所述存储控制器包括并行输入通道、错误估计单元、判决单元、纠错单元和选择单元，所述并行输入通道被配置为用于同时从基本冗余存储器接收多个数据。所述错误估计单元通过估计所述多个数据的错误水平来生成错误信息。所述判决单元对所述多个数据执行逻辑运算以生成运算数据。所述纠错单元通过纠正所述运算数据的错误来生成纠错数据。所述选择单元基于所述错误信息选择所述运算数据和所述纠错数据之一。
-
Patent Agency Ranking
公开(公告)号：CN117640054A
公开(公告)日：2024-03-01
申请号：CN202310695548.1
申请日：2023-06-13
Applicant: 三星电子株式会社
Abstract: 提供了同态加密运算器、包括其的存储装置及其级别配置方法。同态加密运算器包括：级别配置单元，其被配置为通过根据用于同态加密运算的乘法的比例因子条件和增大或减小连续选择的素数的增大/减小条件选择不同值的多个素数来设定加密级别；以及模乘运算器，其被配置为使用所选多个素数来执行轻量级模乘，其中，级别配置单元包括：级别构造器，其被配置为基于比例因子条件和增大/减小条件来选择数分别具有所选Hamming权重的素数集，并且其中，级别配置单元还被配置为使用素数表以加密级别配置所选素数集。
-
公开(公告)号：CN109036488B
公开(公告)日：2023-07-25
申请号：CN201810230803.4
申请日：2018-03-20
Applicant: 三星电子株式会社
Abstract: 本发明提供一种存储器控制器、一种操作该存储器控制器的方法以及一种存储器系统。该操作存储器控制器的方法包括：基于与处于擦除状态的多个存储单元有关的擦除状态信息，将处于擦除状态的多个存储单元分类成多个组；为多个组中的至少一个组中包括的存储单元中的至少一些存储单元设置至少一种目标编程状态；以及将已经设置了至少一种目标编程状态的至少一些存储单元编程为多种编程状态中除了目标编程状态之外的编程状态。
-
公开(公告)号：CN116343893A
公开(公告)日：2023-06-27
申请号：CN202211110168.9
申请日：2022-09-13
Applicant: 三星电子株式会社
Abstract: 公开了纠错码(ECC)解码的方法和执行该方法的存储器系统。在纠错码(ECC)解码的方法中，基于正常读取电压从非易失性存储器装置读取正常读取数据，并且对所述正常读取数据执行第一ECC解码。当第一ECC解码失败时，基于与阈值电压的翻转范围对应的翻转读取电压从非易失性存储器装置读取翻转读取数据。通过对所述正常读取数据的位之中的包括在所述翻转范围中的错误候选位进行反转，基于所述翻转读取数据生成纠正后的读取数据，并且对所述纠正后的读取数据执行第二ECC解码。当基于所述正常读取数据的ECC解码失败时，可通过重试基于所述纠正后的读取数据的ECC解码来增强纠错能力。
-
公开(公告)号：CN109509490B
公开(公告)日：2023-04-07
申请号：CN201910018564.0
申请日：2017-01-12
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器系统及其控制方法。一种非易失性存储器系统包括：非易失性存储器件，包括多个存储单元，多个存储单元构成多个存储块并且每个存储块包括多个页；以及存储器控制器，被配置为施加位于第一读电平的读电压以从多个存储单元当中的所选择的存储单元读数据，在施加导致读失败时传输命令到非易失性存储器件以请求特定电压范围的多个采样值，其中多个采样值中的每一个与具有位于特定电压范围的阈值电压的所选择的存储单元的数量相对应，响应于命令从所述非易失性存储器件接收采样值，施加非线性滤波到所接收的采样值以生成经滤波的值，以及基于经滤波的值将读电压设置为第二读电平，其中，经滤波的值中的每一个指示具有位于特定电压范围的阈值电压的所选择的存储单元的数量，并且非易失性存储器件还包括用于生成采样值的位计数器。
-
公开(公告)号：CN115729745A
公开(公告)日：2023-03-03
申请号：CN202211049756.6
申请日：2022-08-30
Applicant: 三星电子株式会社
Abstract: 本发明构思的各种示例实施例提供一种纠错电路和一种半导体装置。该纠错电路包括：时钟同步分配器电路，其被配置为基于使用第一时钟信号接收的分配器接收数据来输出多个分配器输出数据，多个分配器输出数据中的每一个基于第一时钟信号或第二时钟信号被输出，第二时钟信号的频率高于第一时钟信号的频率；节点处理器，其被配置为通过使用多个分配器输出数据执行纠错解码来生成多个输出数据，输出多个输出数据的基于第一时钟信号的第一子集，并且输出多个输出数据的基于第二时钟信号的第二子集；以及时钟同步组合器电路，其被配置为基于第一时钟信号输出从节点处理器接收的多个输出数据。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.041 seconds)
