-
公开(公告)号：CN117971736A
公开(公告)日：2024-05-03
申请号：CN202410074822.8
申请日：2018-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。
-
公开(公告)号：CN109493892B
公开(公告)日：2023-10-03
申请号：CN201810966711.2
申请日：2018-08-23
Applicant: 三星电子株式会社
Abstract: 本申请提供一种缓冲器装置以及包括该缓冲器装置的存储器模块和存储器系统，所述缓冲器装置包括用于对多个存储器装置执行训练操作的结构，以确保数据可靠。存储器控制器构造为控制对多个存储器装置的存储操作。存储器模块包括多个存储器装置以及连接在所述存储器装置和所述存储器控制器之间的缓冲器装置。缓冲器装置对存储器装置执行训练操作，该缓冲器装置包括具有信号延迟电路的训练块，并且存储器控制器通过控制所述训练块来执行所述训练操作。
-
公开(公告)号：CN116137171A
公开(公告)日：2023-05-19
申请号：CN202211090252.9
申请日：2022-09-07
Applicant: 三星电子株式会社
Abstract: 一种数据传输电路和包括该数据传输电路的非易失性存储器件。所述非易失性存储器件中的所述数据传输电路包括第一中继器、第二中继器和信号线。所述信号线连接所述第一中继器和所述第二中继器，并且包括交替布置的第一组信号线和第二组信号线。所述第一中继器包括在第一操作模式下激活的第一组中继器和在第二操作模式下激活的第二组中继器。所述第二中继器包括第三组中继器和第四组中继器，所述第三组中继器在所述第一操作模式下被激活并且通过在所述第二操作模式下被浮置的所述第一组信号线连接到所述第一组中继器，所述第四组中继器在所述第二操作模式下被激活并且通过在所述第一操作模式下被浮置的所述第二组信号线连接到所述第二组中继器。
-
公开(公告)号：CN112634954A
公开(公告)日：2021-04-09
申请号：CN202011037683.X
申请日：2020-09-28
Applicant: 三星电子株式会社
Abstract: 提供了一种接口电路设备、存储器设备和存储器系统。该存储器系统包括：包括多个非易失性存储器和连接到多个非易失性存储器中的每一个的接口电路的存储器设备；以及连接到接口电路并被配置为根据第一时钟发送/接收数据的存储器控制器，其中接口电路被配置为根据所述多个非易失性存储器的数量将第一时钟分频为第二时钟，并根据第二时钟向/从所述多个非易失性存储器中的每一个发送/接收数据。
-
公开(公告)号：CN111554331A
公开(公告)日：2020-08-18
申请号：CN202010082594.0
申请日：2020-02-07
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。
-
Patent Agency Ranking
公开(公告)号：CN109960675A
公开(公告)日：2019-07-02
申请号：CN201811391683.2
申请日：2018-11-21
Applicant: 三星电子株式会社
IPC: G06F13/40
Abstract: 提供一种发送和接收数据的设备和方法及包括其的半导体封装件。一种设备包括：具有被配置为分别提供第一至第N数据信号的第一至第N数据驱动器和被配置为提供选通信号的选通驱动器的数据发送器；具有被配置为基于选通信号生成控制信号的选通缓冲器以及被配置为基于所述控制信号、参考信号和第一至第N数据信号感测N位数据的第一至第N感测放大器的数据接收器。总线包括被配置为连接选通驱动器与选通缓冲器的选通硅通孔和被配置为分别连接第一至第N数据驱动器与第一至第N感测放大器的第一至第N数据硅通孔。参考信号提供器在数据发送期间控制参考信号，使得所述参考信号的放电速度比第一至第N数据信号中的每个的放电速度慢。
-
公开(公告)号：CN109802681A
公开(公告)日：2019-05-24
申请号：CN201811364521.X
申请日：2018-11-16
Applicant: 三星电子株式会社
Abstract: 一种半导体设备，包括：参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字-模拟转换器(DAC)。升压码电路包括被配置为生成第一升压脉冲的第一升压脉冲生成器和被配置为基于参考码和第一升压脉冲输出第一升压码的第一升压码控制器。第一DAC被配置为通过转换第一升压码来输出参考电压。当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。
-
公开(公告)号：CN109584918A
公开(公告)日：2019-04-05
申请号：CN201811138895.X
申请日：2018-09-28
Applicant: 三星电子株式会社
Abstract: 本申请提供一种非易失性存储器装置和包括其的存储装置，所述非易失性存储器装置包括连接至先进先出存储器的输出级的串行流水线结构。先进先出存储器被构造为基于多个先进先出输入时钟信号存储通过具有波流水线结构的数据路径发送的数据，并且基于多个先进先出输出时钟信号输出存储的数据。串行器被构造为基于选择时钟信号将数据输出至输入/输出焊盘。串行流水线结构连接在先进先出存储器与串行器之间，并且被构造为补偿从先进先出存储器输出的存储的数据与选择时钟信号之间的相位差。
-
公开(公告)号：CN109493892A
公开(公告)日：2019-03-19
申请号：CN201810966711.2
申请日：2018-08-23
Applicant: 三星电子株式会社
CPC classification number: G06F3/0659 , G06F3/0604 , G06F3/0656 , G06F3/0679 , G11C5/04 , G11C7/1057 , G11C7/1084 , G11C7/22 , G11C29/023 , G11C29/028 , G11C7/225
Abstract: 本申请提供一种缓冲器装置以及包括该缓冲器装置的存储器模块和存储器系统，所述缓冲器装置包括用于对多个存储器装置执行训练操作的结构，以确保数据可靠。存储器控制器构造为控制对多个存储器装置的存储操作。存储器模块包括多个存储器装置以及连接在所述存储器装置和所述存储器控制器之间的缓冲器装置。缓冲器装置对存储器装置执行训练操作，该缓冲器装置包括具有信号延迟电路的训练块，并且存储器控制器通过控制所述训练块来执行所述训练操作。
-
公开(公告)号：CN110021320B
公开(公告)日：2024-06-07
申请号：CN201811322657.4
申请日：2018-11-08
Applicant: 三星电子株式会社
IPC: G11C11/4093
Abstract: 本发明提供了一种存储装置及包括该存储装置的存储系统。所述存储装置包括：接口，被配置为从外部装置接收数据信号和选通信号，所述选通信号对应于所述数据信号；选通缓冲器，被配置为从所述接口接收所述选通信号；相位检测单元，被配置为检测从所述接口输出的所述数据信号与从所述选通缓冲器输出的所述选通信号之间的相位差；相位调整单元，被配置为基于所述相位差来调整从所述选通缓冲器输出的所述选通信号的相位；以及采样单元，被配置为基于从所述相位调整单元输出的已经调整了相位的所述选通信号，对从所述接口输出的所述数据信号进行采样。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.035 seconds)
