-
公开(公告)号：CN115440738A
公开(公告)日：2022-12-06
申请号：CN202210596770.1
申请日：2022-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/1157 , H01L27/11575 , H01L23/528 , H01L23/522
Abstract: 提供半导体器件和包括该半导体器件的数据存储系统。半导体器件包括：第一衬底；电路元件；下互连线；第二衬底；栅电极，堆叠在第二衬底上以在第一方向上彼此间隔开并且形成第一堆叠结构和第二堆叠结构；沟道结构，穿透栅电极；以及第一接触插塞和第二接触插塞，分别穿透第一堆叠结构和第二堆叠结构，并且连接到栅电极。第一堆叠结构具有第一焊盘区域，在第一焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第一接触插塞。第二堆叠结构具有第二焊盘区域，在第二焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第二接触插塞。第一焊盘区域和第二焊盘区域相对于彼此偏移以便在第一方向上彼此不交叠。
-
公开(公告)号：CN106571369B
公开(公告)日：2021-08-17
申请号：CN201610883927.3
申请日：2016-10-10
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
Abstract: 公开了半导体装置和非易失性存储装置。垂直NAND型存储装置包括在下面的基底上按交替的顺序布置的栅极间绝缘层和栅电极的垂直堆叠，所述基底包括在其中的单元阵列区和接触区。提供了至少一个NAND型沟道结构，所述NAND型沟道结构穿过栅极间绝缘层和栅电极的垂直堆叠垂直地延伸。栅电极中的在接触区的至少一部分上横向地延伸的一个第一栅电极的端部侧壁的垂直斜率不如在所述一个第一栅电极与基底之间延伸的多个第一栅电极的端部侧壁的垂直斜率陡峭。
-
公开(公告)号：CN111326523A
公开(公告)日：2020-06-23
申请号：CN201910851232.0
申请日：2019-09-10
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 本发明提供一种三维半导体存储器件，该三维半导体存储器件包括：堆叠结构，设置在衬底上并包括下部堆叠结构和上部堆叠结构；第一隔离沟槽和第二隔离沟槽，限定堆叠结构，在第一方向上延伸，并且在第二方向上彼此间隔开；中间隔离沟槽，穿透第一隔离沟槽和第二隔离沟槽之间的上部堆叠结构，并在第一方向上延伸；以及水平隔离图案，连接到中间隔离沟槽并在第二方向上划分上部堆叠结构。水平隔离图案包括水平隔离部，每个水平隔离部在第一方向上延伸，并且在第二方向或与第二方向相反的方向上从中间隔离沟槽的延长线偏移。
-
公开(公告)号：CN111293124A
公开(公告)日：2020-06-16
申请号：CN201910863590.3
申请日：2019-09-12
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157
Abstract: 公开了一种垂直存储器装置。所述垂直存储器装置包括位于基底上的栅电极以及沟道。栅电极在基本垂直于基底的上表面的竖直方向上彼此分隔开。沟道延伸穿过栅电极，并且包括第一部分、第二部分和第三部分。第二部分形成在第一部分上并且连接到第一部分，并且具有相对于基底的上表面倾斜的侧壁，从而具有从第二部分的底部朝向顶部逐渐减小的宽度。第三部分形成在第二部分上并且连接到第二部分。
-
公开(公告)号：CN110473874A
公开(公告)日：2019-11-19
申请号：CN201910384252.1
申请日：2019-05-09
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体装置包括：具有第一区和第二区的衬底；栅电极，其在第一区中在垂直于衬底的第一方向上堆叠，并且在第二区中在垂直于第一方向的第二方向上延伸不同的长度；第一分离区，其在第一区和第二区中，穿过栅电极，在第二方向上延伸，并且在垂直于第一方向和第二方向的第三方向上彼此隔开；第二分离区，其位于第一分离区之间，穿过栅电极和在第二方向上延伸，第二分离区的一些部分在第二区中在第二方向上彼此隔开；以及绝缘区，其在第三方向上延伸，以将栅电极中的至少一个分离为在第二方向上彼此邻近的部分。
-
Patent Agency Ranking
公开(公告)号：CN106601746A
公开(公告)日：2017-04-26
申请号：CN201610461705.2
申请日：2016-06-23
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8239 , H01L21/8234
Abstract: 提供了一种半导体器件，该半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，通道孔穿过栅电极，通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。
-
-
公开(公告)号：CN110808248B
公开(公告)日：2024-09-24
申请号：CN201910669049.9
申请日：2019-07-24
Applicant: 三星电子株式会社
Inventor： 白石千
Abstract: 提供了一种包括贯穿布线区域的半导体器件，所述半导体器件包括设置在第一衬底上并且包括电路器件的外围电路区域。存储单元区域设置在第二衬底上并且包括存储单元。贯穿布线区域包括贯穿接触插塞和绝缘区域。所述贯穿接触插塞延伸穿过所述存储单元区域和所述第二衬底，并且将所述存储单元区域连接到所述电路器件。所述绝缘区域围绕所述贯穿接触插塞。所述绝缘区域包括穿透所述第二衬底的第一绝缘层、多个第二绝缘层以及具有竖直延伸部分和多个水平延伸部分的第三绝缘层，所述多个水平延伸部分平行于所述第二衬底的顶表面从所述竖直延伸部分的侧表面延伸以接触所述第二绝缘层。
-
公开(公告)号：CN110379816B
公开(公告)日：2024-01-16
申请号：CN201910279765.6
申请日：2019-04-09
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/40 , H10B43/50 , H01L23/528 , H01L23/488
Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.028 seconds)
