公开(公告)号：CN117641896A

公开(公告)日：2024-03-01

申请号：CN202311051634.5

申请日：2023-08-21

Applicant: 三星电子株式会社

Inventor： 金亮阧 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  李到瑾 ,  洪定杓

IPC: H10B12/00

Abstract: 一种集成电路器件包括：衬底，所述衬底具有限定在其中的多个有源区；第一字线结构，所述第一字线结构包括第一字线、围绕所述第一字线的第一栅极电介质膜和围绕所述第一栅极电介质膜的氧化物半导体沟道层，所述第一字线结构掩埋在所述衬底中，并且与所述多个有源区中的第一有源区交叉；第二字线结构，所述第二字线结构包括第二字线和围绕所述第二字线的第二栅极电介质膜，所述第二字线结构掩埋在所述衬底中并与所述第一字线结构分离，并且与所述第一有源区交叉；直接接触，所述直接接触部分地穿过所述第一有源区和所述第一字线结构并且接触所述氧化物半导体沟道层；以及位线，所述位线接触所述直接接触。

公开(公告)号：CN117637714A

公开(公告)日：2024-03-01

申请号：CN202310855953.5

申请日：2023-07-12

Applicant: 三星电子株式会社

Inventor： 金亮阧 ,  金东昱 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  李到瑾 ,  洪定杓

IPC: H01L23/64 ,  H10N97/00 ,  H10B12/00

Abstract: 一种集成电路器件可以包括：导电区域，所述导电区域位于衬底上；第一电极，所述第一电极位于所述衬底上并且连接到所述导电区域，所述第一电极在横向方向上的宽度朝向所述衬底逐渐增大；第二电极，所述第二电极位于所述衬底上，所述第二电极包括硅锗膜，所述硅锗膜围绕所述第一电极；以及电介质膜，所述电介质膜位于所述第一电极和所述第二电极之间。所述硅锗膜的成分的含量可以根据与所述衬底的距离改变。

公开(公告)号：CN117116754A

公开(公告)日：2023-11-24

申请号：CN202310504816.7

申请日：2023-05-06

Applicant: 三星电子株式会社

Inventor： 郑祥教 ,  李赞美 ,  韩承熹 ,  洪定杓

IPC: H01L21/308

Abstract: 提供了用于制造半导体器件的方法，在所述方法中，在包括第一区域和第二区域的衬底上顺序地堆叠掩模层、缓冲层和第一芯模层。在所述第一区域中在所述缓冲层上形成第一芯模图案，并且在所述第二区域中形成覆盖所述缓冲层的第二芯模图案。在所述缓冲层上形成接触所述第一芯模图案和所述第二芯模图案的侧壁的第一间隔物。所述第一芯模图案被去除。在所述衬底上形成缓冲层图案和初步掩模图案。所述第二芯模图案被去除。另外，形成掩模图案。所述缓冲层包括与所述掩模层相比具有较低的电导率并且相对于所述掩模层具有蚀刻选择性的材料。

公开(公告)号：CN116406166A

公开(公告)日：2023-07-07

申请号：CN202211400112.7

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 李赞美 ,  李允雅 ,  朴相郁 ,  洪定杓

IPC: H10B99/00

Abstract: 提供了一种制造半导体存储器件的方法。该方法可以包括：在包括有源部分的半导体衬底上形成缓冲绝缘层；在缓冲绝缘层上形成位线结构；在每个位线结构的侧表面上形成位线间隔物；将缓冲绝缘层图案化以形成在第一方向上延伸的间隙区域，该间隙区域形成在位线结构之间并暴露有源部分的一部分；形成保护氧化物层以覆盖有源部分的通过间隙区域暴露的所述一部分；形成模制层以填充其中形成有保护氧化物层的间隙区域；分别在每个间隙区域中形成彼此间隔开的模制图案；在每个间隙区域中和模制图案之间形成围栏图案；去除模制图案以形成暴露保护氧化物层的接触区域；去除保护氧化物层；以及在接触区域中形成掩埋接触图案以接触有源部分的所述一部分。

公开(公告)号：CN116390479A

公开(公告)日：2023-07-04

申请号：CN202211678710.0

申请日：2022-12-26

Applicant: 三星电子株式会社

Inventor： 李允雅 ,  朴相郁 ,  尹铉喆 ,  李承宰 ,  李埈圭 ,  李灿旻 ,  洪定杓

IPC: H10B12/00 ,  H01L21/768

Abstract: 一种制作半导体器件的方法包括：在衬底的第一区域和第二区域上形成绝缘层和外围结构，在所述绝缘层和所述外围结构上形成第一掩膜层和第二掩膜层，图案化所述第一掩膜层和第二掩膜层以在所述第一区域和所述第二区域上形成第一掩膜结构和第二掩膜结构，使用所述第一掩膜结构和所述第二掩膜结构作为蚀刻掩膜蚀刻所述绝缘层以形成绝缘图案，在所述第一区域上在相邻绝缘图案之间的空间中形成牺牲层，通过干蚀刻工艺去除所述第一区域上的所述第二掩膜图案，在去除在所述第一区域上的所述第二掩膜图案之后，在所述第二区域上的所述第二掩膜层的表面上形成抗氧化层，以及通过湿蚀刻工艺去除具有所述抗氧化层的所述第二掩膜层。

公开(公告)号：CN116266989A

公开(公告)日：2023-06-20

申请号：CN202211525178.9

申请日：2022-11-30

Applicant: 三星电子株式会社

Inventor： 金容焕 ,  金亮阧 ,  朴相郁 ,  徐旻揆 ,  李相昊 ,  洪定杓

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底；存储节点接触，位于所述衬底上；下电极结构，位于所述存储节点接触上；支撑结构，位于所述下电极结构的外侧表面上并且将相邻的下电极结构彼此连接；电介质层，位于所述下电极结构和所述支撑结构上；以及上电极结构，位于所述电介质层上，其中，所述下电极结构均包括：柱部分，与所述存储节点接触接触；以及筒部分，位于所述柱部分上，所述柱部分包括：第一下电极层，具有筒形形状并且具有下表面和侧表面；以及第一部分，至少覆盖所述第一下电极层的内壁，并且所述筒部分包括从所述第一部分延伸并且覆盖所述第一下电极层的上端的第二部分。