-
公开(公告)号：CN115568222A
公开(公告)日：2023-01-03
申请号：CN202210779263.1
申请日：2022-07-01
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置及数据存储系统。半导体装置包括：第一结构，具有第一存储区域、第二存储区域、位于二者之间的扩展区域、以及字线；以及第二结构，具有与扩展区域交叠的电路区域。字线包括位于不同水平高度处的第一公共字线和第二公共字线以及位于相同水平高度处且间隔开的第一中间单独字线和第二中间单独字线。第一公共字线和第二公共字线均位于第一存储区域、第二存储区域和扩展区域中。第一中间单独字线在第一公共字线与第二公共字线之间的水平高度处位于第一存储区域中并且延伸到扩展区域中。第二中间单独字线位于第二存储区域中并且延伸到扩展区域中。电路区域包括连接到字线的传输晶体管。传输晶体管在扩展区域中与字线交叠。
-
公开(公告)号：CN113972214A
公开(公告)日：2022-01-25
申请号：CN202110828263.1
申请日：2021-07-21
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L27/11565 , H01L27/11556 , H01L27/11524 , H01L27/11519
Abstract: 一种半导体存储器件，包括：第一堆叠结构、第一支撑层、第二堆叠结构、块切割结构、以及在所述第二堆叠结构上并且由第二切割图案分开的第二支撑层。所述第一堆叠结构包括第一堆叠和第二堆叠，所述第二堆叠结构包括由所述块切割结构分开的第三堆叠和第四堆叠，所述第一支撑层在所述第一堆叠和所述第二堆叠上，所述第二支撑层在所述第三堆叠和所述第四堆叠上，第一切割图案包括所述块切割结构上并且连接所述第一支撑层和所述第二堆叠的第一连接，并且所述第二支撑层的所述第二切割图案包括所述块切割结构上并且连接设置在所述第三堆叠和所述第四堆叠上的所述第二支撑层的第二连接。
-
公开(公告)号：CN111725218A
公开(公告)日：2020-09-29
申请号：CN202010201012.6
申请日：2020-03-20
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：多个垂直存储单元，在第一基板的上表面上；粘合层，在第一基板的与第一基板的上表面相反的下表面上；第二基板，在其上具有第一外围电路；下绝缘夹层，在第二基板上；以及多个布线结构，电连接垂直存储单元和第一外围电路。粘合层的下表面和下绝缘夹层的上表面可以彼此接触。
-
公开(公告)号：CN109087919A
公开(公告)日：2018-12-25
申请号：CN201810534936.0
申请日：2018-05-29
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11568
Abstract: 公开了一种半导体器件。该半导体器件可以包括：半导体衬底，具有存储器单元区域和与存储器单元区域相邻的焊盘区域，所述焊盘区域可以包括第一焊盘区域、在存储器单元区域和第一焊盘区域之间的第二焊盘区域、以及第一焊盘区域和第二焊盘区域之间的缓冲区域。分离源极结构可以包括在半导体器件的平面图中彼此平行的第一部分和第二部分。第一源极结构和第二源极结构可以设置在分离源极结构的第一部分和第二部分之间。栅极组可以设置在分离源极结构的第一部分和第二部分之间存储器单元区域和焊盘区域中，其中第一源极结构和第二源极结构的每个端部具有平面形状，且每个端部的宽度随着每个端部朝向另一端部的延伸而增大然后减小。
-
公开(公告)号：CN106486460A
公开(公告)日：2017-03-08
申请号：CN201610726103.5
申请日：2016-08-25
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/308 , H01L21/311 , H01L21/768
Abstract: 本公开提供一种半导体器件。该半导体器件包括形成在基板上的彼此间隔开的多个线图案，所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸。所述多个线图案中的第一线图案可以包括在垂直于第一方向的第二方向上具有第二宽度的更宽部分，该第二宽度大于第一宽度。一个或多个第二线图案可以邻近于第一线图案定位并包括关于第一线图案的更宽部分共形地形成的共形部分。一个或多个第三线图案可以邻近于第二线图案定位并包括靠近一个或多个第二线图案的共形部分的端部。
-
Patent Agency Ranking
公开(公告)号：CN111180418B
公开(公告)日：2025-05-06
申请号：CN201911105606.0
申请日：2019-11-12
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B41/35 , H10B41/20 , H01L21/768
Abstract: 公开了三维半导体存储器件及其制造方法。可以提供一种三维半导体存储器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括交替堆叠在衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分；蚀刻停止结构，在电极结构的阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。
-
公开(公告)号：CN111952305B
公开(公告)日：2025-04-29
申请号：CN202010135776.X
申请日：2020-03-02
Applicant: 三星电子株式会社
Abstract: 提供了一种集成电路装置及其制造方法。该集成电路装置包括：下存储器堆叠件，其包括位于衬底上的多条下字线；上存储器堆叠件，其位于下存储器堆叠件上并且包括多条上字线；至少一个第一下互连层，其在下存储器堆叠件与上存储器堆叠件之间在第一竖直高度在水平方向上延伸，并且被构造为电连接至从所述多条下字线中选择的至少一条下字线；分离的绝缘膜，其覆盖至少一个第一下互连层；以及至少一个第一上互连层，其在高于上存储器堆叠件的第二竖直高度在水平方向上延伸，并且被构造为电连接至从上字线中选择的至少一条上字线。
-
公开(公告)号：CN118159032A
公开(公告)日：2024-06-07
申请号：CN202311575824.7
申请日：2023-11-22
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一衬底结构，包括第一解码器电路区域、第二解码器电路区域和页缓冲器电路区域；以及第二衬底结构，连接到第一衬底结构。第二衬底结构包括第一单元结构和第二单元结构，第一单元结构包括第一水平延伸栅电极，并且第二单元结构包括第二水平延伸栅电极。第二单元结构设置在第一单元结构下方。第一阶梯结构设置在第一单元结构和第二单元结构的一侧，并且第二阶梯结构设置在与第一侧相对的第二侧。虚设结构设置在第一阶梯结构下方。第一接触插塞穿过第一阶梯结构和第一虚设结构，并分别连接到第一栅电极，并且第二接触插塞穿过第二阶梯结构，并分别连接到第二栅电极。
-
公开(公告)号：CN118102722A
公开(公告)日：2024-05-28
申请号：CN202311554634.7
申请日：2023-11-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括第一基底结构和连接到第一基底结构的第二基底结构，第一基底结构包括基底、在基底上的电路元件、在电路元件上的第一互连结构以及在第一互连结构上的第一金属接合层，第二基底结构包括板层、在板层下方沿第一方向彼此堆叠并间隔开的栅电极、穿过栅电极并在第一方向上延伸的沟道结构、穿过栅电极并在第二方向上延伸的分离区域、在栅电极和沟道结构下方的第二互连结构、在第二互连结构下方并连接到第一金属接合层的第二金属接合层以及在第二金属接合层之间、在第二方向上延伸并包括绝缘材料的虚设图案层。
-
公开(公告)号：CN113161365A
公开(公告)日：2021-07-23
申请号：CN202011265112.1
申请日：2020-11-12
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 公开了一种半导体存储器件，包括：在第一基板上的第二基板，并且该第二基板包括下半导体层和在下半导体层上的上半导体层；在上半导体层上的电极结构，并且该电极结构包括多个堆叠的电极；竖直沟道结构，其穿透电极结构并连接到第二基板；层间介电层，其覆盖电极结构；以及切割结构，其穿透层间介电层和上半导体层。上半导体层具有由切割结构限定的第一侧壁。下半导体层具有与第一侧壁相邻的第二侧壁。第一侧壁和第二侧壁彼此水平地偏移。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.034 seconds)
