使用多电平信号传输的高带宽存储系统

    公开(公告)号:CN114792531A

    公开(公告)日:2022-07-26

    申请号:CN202210089173.X

    申请日:2022-01-25

    Abstract: 一种高带宽存储系统包括:主板以及耦接到所述主板的半导体封装件。所述半导体封装件包括:封装基板,所述封装基板安装在所述主板上并且包括提供通道的信号线;第一半导体装置,所述第一半导体装置安装在所述封装基板上并且包括第一物理层(PHY)电路;以及第二半导体装置,所述第二半导体装置安装在所述封装基板上并且包括第二PHY电路。所述第一半导体装置和所述第二半导体装置通过所述通道彼此交换数据信号,所述数据信号是具有M个电平的多电平信号,其中,M是大于2的自然数,并且第一PHY电路通过执行数字信号处理来补偿所述通道的失真并补偿所述通道之间的失配。

    存储器系统、存储器模块以及操作存储器模块的方法

    公开(公告)号:CN110308869A

    公开(公告)日:2019-10-08

    申请号:CN201910231779.0

    申请日:2019-03-26

    Abstract: 公开一种存储器系统、存储器模块以及操作存储器模块的方法。所述存储器系统包括:非易失性存储器模块;第一控制器,被配置为控制非易失性存储器模块。非易失性存储器模块包括:易失性存储器装置;非易失性存储器装置;第二控制器,被配置为控制易失性存储器装置和非易失性存储器装置。第一控制器可被配置为将读取请求发送到第二控制器。当在根据所述读取请求的读取操作期间从非易失性存储器装置没有接收到正常数据时,第一控制器可对第二控制器执行所述读取请求的一次或多次重新发送,而不限制第一控制器执行所述读取请求的一次或多次重新发送的次数。

    非易失性存储器件及其操作方法和存储系统

    公开(公告)号:CN110047543A

    公开(公告)日:2019-07-23

    申请号:CN201811548865.6

    申请日:2018-12-18

    Abstract: 一种非易失性存储器件及其操作方法和存储系统。所述非易失性存储器件包括:存储单元阵列,其包括多个非易失性存储单元;页缓冲器电路,其通过多个位线连接到存储单元阵列;计算电路,其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算,信息比特和权重比特包括在用户数据集中,存储单元阵列配置为存储所述用户数据集,计算电路还配置为通过页缓冲器电路接收所述用户数据集;以及数据输入/输出电路,其连接到计算电路,其中,计算电路还配置为响应于计算电路完成对所有信息比特和权重比特的计算,向数据输入/输出电路提供输出数据集,并且其中,所述输出数据集对应于完成计算的结果。

    用于操作数据处理系统的系统、方法和计算机程序产品

    公开(公告)号:CN101354715A

    公开(公告)日:2009-01-28

    申请号:CN200810127773.0

    申请日:2008-02-13

    Inventor: 朴赞益

    Abstract: 本发明提供用于操作数据处理系统的系统、方法和计算机程序产品,所述数据处理系统包括主机系统和具有写前擦除存储器的外部数据存储设备,可通过将文件删除命令从主机传送到其上存储一个或多个文件的数据存储器而操作所述数据处理系统。文件删除命令可指定与被删除文件相关的、要无效的逻辑地址和数据。基于所指定的要无效的逻辑地址和数据,数据存储器可将在写前擦除存储器中的一个或多个存储器分配单元标识为包含无效数据。数据存储设备可维护将在写前擦除存储器中的存储器分配单元的物理地址与存储器分配单元是否包含无效数据的指示相关联的数据结构。数据结构可用于将与被删除文件相关联的存储器分配单元标记为包含无效数据。

    利用快闪存储器引导的系统和方法

    公开(公告)号:CN100456272C

    公开(公告)日:2009-01-28

    申请号:CN03153813.4

    申请日:2003-08-22

    Inventor: 朴赞益 尹松虎

    CPC classification number: G06F9/4406

    Abstract: 本发明说明了一种利用快闪存储器引导的系统和引导所述系统的方法。所述系统包括:快闪存储器,包括数据寄存器、引导处理程序代码和引导加载程序代码、引导程序代码和OS代码,其中,当向系统加电时,快闪存储器将引导处理程序代码和引导加载代码载入数据寄存器;系统存储器;中央处理单元,通过执行引导处理程序代码来将在数据寄存器中的引导加载代码载入系统存储器,随后通过执行引导加载程序代码将引导程序代码和OS代码载入系统存储器。因此,因为不需要特定的控制逻辑电路或诸如ROM的附加存储器来用于将快闪存储器用作引导存储器,因此可以降低设计所需要的时间和系统成本。

    用于编程与非闪存和存储系统的方法

    公开(公告)号:CN101030172A

    公开(公告)日:2007-09-05

    申请号:CN200710084340.7

    申请日:2007-02-27

    Inventor: 金善择 朴赞益

    CPC classification number: G06F12/0246 G06F2212/7203

    Abstract: 一种用于编程包括闪存的存储系统的方法,包括:响应传统数据输入命令,顺序执行地址映射操作、地址输入操作、载入数据操作、和程序执行操作;或者响应新的数据输入命令,顺序执行载入数据操作、地址输入操作、和程序执行操作,并且在载入数据操作的同时进一步执行地址映射操作。

    持久性存储器装置及应用持久性存储器装置的方法

    公开(公告)号:CN116662217A

    公开(公告)日:2023-08-29

    申请号:CN202310165431.2

    申请日:2023-02-24

    Abstract: 公开了一种持久性存储器装置及应用持久性存储器装置的方法。所述持久性存储器装置可包括高速缓存一致性互连接口。所述持久性存储器装置可包括易失性存储设备和非易失性存储设备。易失性存储设备可至少包括第一区域和第二区域。备用电源可被配置为选择性地向易失性存储设备的第二区域提供备用电力。控制器可控制易失性存储设备和非易失性存储设备。所述持久性存储器装置可至少部分地基于用于所述持久性存储器装置的主电力的丢失,在将数据从易失性存储设备的第二区域传送到非易失性存储设备的同时使用备用电源。

Patent Agency Ranking