-
公开(公告)号：CN110047543B
公开(公告)日：2024-05-28
申请号：CN201811548865.6
申请日：2018-12-18
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件及其操作方法和存储系统。所述非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，信息比特和权重比特包括在用户数据集中，存储单元阵列配置为存储所述用户数据集，计算电路还配置为通过页缓冲器电路接收所述用户数据集；以及数据输入/输出电路，其连接到计算电路，其中，计算电路还配置为响应于计算电路完成对所有信息比特和权重比特的计算，向数据输入/输出电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。
-
公开(公告)号：CN110047543A
公开(公告)日：2019-07-23
申请号：CN201811548865.6
申请日：2018-12-18
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件及其操作方法和存储系统。所述非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，信息比特和权重比特包括在用户数据集中，存储单元阵列配置为存储所述用户数据集，计算电路还配置为通过页缓冲器电路接收所述用户数据集；以及数据输入/输出电路，其连接到计算电路，其中，计算电路还配置为响应于计算电路完成对所有信息比特和权重比特的计算，向数据输入/输出电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。
-
Search Results
2
records
(took 0.017 seconds)
