公开(公告)号：CN111261637A

公开(公告)日：2020-06-09

申请号：CN201910953065.0

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金廷奂 ,  金赞炯 ,  李宇城

IPC: H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了一种垂直存储器件，所述垂直存储器件包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面。在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的所述上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面在所述第一方向上的高度。

公开(公告)号：CN107689392A

公开(公告)日：2018-02-13

申请号：CN201710541567.3

申请日：2017-07-05

Applicant: 三星电子株式会社

Inventor： 南泌旭 ,  金成吉 ,  崔至薰 ,  S.金 ,  安宰永 ,  金泓奭

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/792

CPC classification number: H01L27/11582 ,  H01L27/11556 ,  H01L27/1157 ,  H01L29/7827 ,  H01L29/7926 ,  H01L29/1037 ,  H01L29/42356

Abstract: 一种垂直型存储器件可以包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。蚀刻控制层可以包括用碳、N型杂质或P型杂质掺杂的多晶硅层，或者可以包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。第一替代栅电极的厚度可以与第二替代栅电极的厚度相同，或者第一替代栅电极可以比第二替代栅电极更厚。

公开(公告)号：CN109494227A

公开(公告)日：2019-03-19

申请号：CN201811040526.7

申请日：2018-09-06

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  李相受 ,  金智美 ,  金泓奭 ,  卢镇台 ,  崔至薰 ,  安宰永 ,  李商勋

IPC: H01L27/11556

Abstract: 一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。

公开(公告)号：CN109216369A

公开(公告)日：2019-01-15

申请号：CN201810711070.6

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金泓奭 ,  南泌旭 ,  安宰永 ,  崔至薰

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L27/11582 ,  H01L23/488

Abstract: 一种半导体器件可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。多个导电图案可以在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在对应导电图案的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案之间。多个导电图案中的每一个的台阶部分的下表面和上表面可以向上弯曲。

公开(公告)号：CN109216365A

公开(公告)日：2019-01-15

申请号：CN201810729739.4

申请日：2018-07-05

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金泓奭 ,  卢镇台 ,  崔至薰 ,  安宰永

IPC: H01L27/11551

Abstract: 本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。

公开(公告)号：CN107946307A

公开(公告)日：2018-04-20

申请号：CN201710597611.2

申请日：2017-07-20

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金智美 ,  金重浩 ,  金泓奭 ,  南泌旭 ,  安宰永 ,  林汉镇

IPC: H01L27/11556 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  H01L23/5283 ,  H01L27/11565 ,  H01L27/11556

Abstract: 一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。

公开(公告)号：CN107919362A

公开(公告)日：2018-04-17

申请号：CN201710863071.8

申请日：2017-09-21

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  崔至薰 ,  金东谦 ,  卢镇台 ,  金智美 ,  金泓奭 ,  南泌旭 ,  安宰永

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11578

CPC classification number: H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/42364 ,  H01L27/11565 ,  H01L27/11578

Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。

公开(公告)号：CN107634065A

公开(公告)日：2018-01-26

申请号：CN201710407278.4

申请日：2017-06-02

Applicant: 三星电子株式会社

Inventor： 南泌旭 ,  金成吉 ,  金智美 ,  金泓奭 ,  安宰永 ,  崔至薰

IPC: H01L27/11556 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L29/42324 ,  H01L29/4234

Abstract: 在一个实施方式中，半导体器件包括在衬底上的交替的第一层间绝缘层和栅电极层的堆叠。栅电极层中的至少一个栅电极层具有第一部分和第二部分。第二部分形成至少一个栅电极层的端部，并且第二部分的底表面在比第一部分的底表面更低的高度处。接触插塞从第二部分延伸。