-
公开(公告)号：CN112838088A
公开(公告)日：2021-05-25
申请号：CN202010793109.0
申请日：2020-08-07
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件，包括：三维结构的存储单元阵列，包括沿第一水平方向、第二水平方向和竖直方向重复地布置在衬底上的多个存储单元，第一水平方向和第二水平方向与衬底的主表面平行并且彼此交叉，竖直方向垂直于该主表面；其中，多个存储单元的每个存储单元包括三个晶体管。一种制造半导体存储器件的方法，包括：在衬底上沿竖直方向同时形成布置成行的多个存储单元，其中，多个存储单元中的每个存储单元包括三个晶体管。
-
公开(公告)号：CN104347425B
公开(公告)日：2019-04-05
申请号：CN201410378435.X
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L27/11
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
公开(公告)号：CN104347425A
公开(公告)日：2015-02-11
申请号：CN201410378435.X
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L27/11
CPC classification number: H01L29/785 , H01L21/823431 , H01L27/0886 , H01L27/1211 , H01L29/0847 , H01L29/66545 , H01L29/66795 , H01L29/6681
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
公开(公告)号：CN110556304B
公开(公告)日：2024-08-13
申请号：CN201910410715.7
申请日：2019-05-16
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: H01L21/66 , H01L23/544 , G06F30/333 , G06F30/39 , G06F119/18
Abstract: 提供了一种用于制造具有改善的掺杂分布的半导体器件的方法。该方法包括：提供测量目标，该测量目标包括具有多个层的第一区域；将第一输入信号输入到测量目标中并测量所得到的第一输出信号，例如透射通过第一区域或被第一区域反射的第一输出电场随时间的变化。基于包括多个第一建模层的第一结构信息和关于多个第一建模层中的每个建模层的掺杂浓度的信息的第一模型，计算第二输出信号。当比较第一输出信号和第二输出信号的结果小于阈值时，可以基于第一模型来估计测量目标的三维模型。这种非破坏性测量可用于确定对应于理想掺杂分布的制造工艺参数，并用于制造实现这种制造工艺参数的半导体器件。
-
公开(公告)号：CN114843273A
公开(公告)日：2022-08-02
申请号：CN202210110562.6
申请日：2022-01-29
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；第一和第二有源图案，在第一方向上交替地设置并在位线上，并且第一和第二有源图案中的每个包括水平部分和垂直部分；第一字线，设置在第一有源图案的水平部分上以与位线交叉；第二字线，设置在第二有源图案的水平部分上以与位线交叉；以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。
-
Patent Agency Ranking
公开(公告)号：CN113921523A
公开(公告)日：2022-01-11
申请号：CN202110335193.6
申请日：2021-03-29
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11521 , H01L27/11551
Abstract: 提供了一种半导体存储装置。所述装置可以包括：下栅极线，所述下栅极线设置在衬底上并且沿第一方向延伸；上栅极线，所述上栅极线与所述下栅极线垂直交叠并且沿所述第一方向延伸；第一电容器，所述第一电容器设置在所述下栅极线和所述上栅极线之间；第二电容器，所述第二电容器设置在所述下栅极线和所述上栅极线之间并且在所述第一方向上与所述第一电容器间隔开；下半导体图案，所述下半导体图案设置为穿过所述下栅极线并且连接到所述第一电容器；上半导体图案，所述上半导体图案设置为穿过所述上栅极线并且连接到所述第二电容器；以及下绝缘图案，所述下绝缘图案设置在所述第二电容器和所述下栅极线之间以覆盖所述第二电容器的底表面的整个区域。
-
公开(公告)号：CN112038343A
公开(公告)日：2020-12-04
申请号：CN202010465073.3
申请日：2020-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11502 , H01L27/11504 , H01L27/11507 , H01L27/11509
Abstract: 公开了一种存储器器件，该存储器器件包括：衬底，包括第一区域和第二区域，第一区域具有第一字线和第一位线，第二区域具有第二字线和第二位线；第一存储单元阵列，包括第一区域中的第一存储单元，第一存储单元阵列具有易失性，并且每个第一存储单元包括具有与第一字线中的对应第一字线相邻的第一沟道区的单元开关以及连接到单元开关的电容器；以及第二存储单元阵列，包括第二区域中的第二存储单元，第二存储单元阵列具有非易失性，并且每个第二存储单元包括与第二字线中的对应第二字线相邻的第二沟道区、以及第二字线的对应第二字线与第二沟道区之间的铁电层。
-
公开(公告)号：CN111430462A
公开(公告)日：2020-07-17
申请号：CN202010000962.2
申请日：2020-01-02
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/34
Abstract: 提供了一种半导体装置。所述半导体装置包括：沟道层，位于基底上，沟道层包括导电氧化物；栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上。源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉应力。
-
公开(公告)号：CN110310993A
公开(公告)日：2019-10-08
申请号：CN201910216931.8
申请日：2019-03-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/24 , H01L27/115
Abstract: 提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。
-
公开(公告)号：CN109427907A
公开(公告)日：2019-03-05
申请号：CN201810985594.4
申请日：2018-08-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/417 , H01L29/08 , H01L21/336
Abstract: 本公开提供了半导体器件及其制造方法。该半导体器件包括：衬底；有源图案，与衬底间隔开并在第一方向上延伸；以及栅极结构，在有源图案上并在与第一方向交叉的第二方向上延伸，其中有源图案的下部在第一方向上延伸并包括相对于衬底的上表面倾斜的第一下表面。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.056 seconds)
