-
公开(公告)号：CN108063139A
公开(公告)日：2018-05-22
申请号：CN201711096653.4
申请日：2017-11-09
Applicant: 三星电子株式会社
CPC classification number: H01L27/0629 , H01L21/32139 , H01L23/485 , H01L23/5226 , H01L23/5228 , H01L23/53295 , H01L28/20 , H01L29/0696
Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。
-
公开(公告)号：CN107731921A
公开(公告)日：2018-02-23
申请号：CN201710325741.0
申请日：2017-05-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/417 , H01L27/02 , H01L23/535
CPC classification number: H01L21/823475 , H01L21/823418 , H01L21/823431 , H01L21/823481 , H01L21/823814 , H01L21/823878 , H01L23/5226 , H01L27/0886 , H01L29/66545 , H01L29/66795 , H01L29/785 , H01L29/78 , H01L23/535 , H01L27/0203 , H01L29/41725 , H01L29/42356
Abstract: 本发明提供一种包含接触结构的半导体装置。半导体装置包含限定下部有源区的隔离区。第一源极/漏极区和第二源极/漏极区以及第一栅极电极和第二栅极电极在下部有源区上。第一源极/漏极区和第二源极/漏极区邻近于彼此。第一栅极遮盖图案和第二栅极遮盖图案分别在第一栅极电极和第二栅极电极上。第一接触结构和第二接触结构分别在第一源极/漏极区和第二源极/漏极区上。下部绝缘图案在第一源极/漏极区与第二源极/漏极区之间。上部绝缘图案在第一接触结构与第二接触结构之间。氧化硅具有相对于形成上部绝缘图案、第一栅极遮盖图案以及第二栅极遮盖图案的绝缘材料的刻蚀选择性。
-
公开(公告)号：CN107919358B
公开(公告)日：2024-05-28
申请号：CN201710880103.5
申请日：2017-09-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：在衬底上的栅极结构；分别在衬底的邻近栅极结构的部分上的源极/漏极层；分别接触源极/漏极层的上表面的第一接触插塞；接触栅极结构中的一个的第二接触插塞，第二接触插塞的侧壁由绝缘间隔物覆盖；以及共同地接触栅极结构中的至少一个的上表面和第一接触插塞中的至少一个的第三接触插塞，第三接触插塞的侧壁的至少一部分不被绝缘间隔物覆盖。
-
公开(公告)号：CN114823678A
公开(公告)日：2022-07-29
申请号：CN202111527193.2
申请日：2021-12-14
Applicant: 三星电子株式会社
IPC: H01L27/11
Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括静态随机存取存储器(SRAM)，其包括设置在第一层和第二层中的多个晶体管。第一层包括在多个晶体管当中的第一晶体管的第一共享栅极和第二晶体管的第二共享栅极。第二层设置在第一层上方并且包括在多个晶体管当中的第三晶体管的第三共享栅极和第四晶体管的第四共享栅极。第三共享栅极设置在第一共享栅极上方，第四共享栅极设置在第二共享栅极上方。SRAM进一步包括第一共享接触、第二共享接触、连接第四共享栅极和第一共享接触的第一交叉联接接触、以及连接第三共享栅极和第二共享接触的第二交叉联接接触。
-
公开(公告)号：CN114823666A
公开(公告)日：2022-07-29
申请号：CN202111570992.8
申请日：2021-12-21
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种堆叠半导体器件和制造其的方法，该堆叠半导体器件包括：衬底；第一晶体管，形成在衬底上，并包括被第一栅极结构和第一源极/漏极区围绕的第一有源区；以及第二晶体管，堆叠在第一晶体管上，并包括被第二栅极结构和第二源极/漏极区围绕的第二有源区，其中，关于其间的虚拟平面，第一有源区和第一栅极结构分别与第二有源区和第二栅极结构垂直镜像对称。
-
Patent Agency Ranking
公开(公告)号：CN113299752A
公开(公告)日：2021-08-24
申请号：CN202110135744.4
申请日：2021-02-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 提供一种垂直场效应晶体管(VFET)器件和制造其的方法。该方法包括：提供中间VFET结构，包括衬底和在衬底上的鳍结构、栅极结构和底部外延层，栅极结构分别形成在鳍结构和底部外延层上，每个鳍结构包括鳍和其上的掩模；在栅极结构之间及其侧面填充层间电介质(ILD)层；分别在ILD层上形成ILD保护层，ILD保护层具有上部和下部并包括防止ILD层处的氧化物损失的材料；去除在ILD保护层的下部上方的鳍结构、栅极结构和ILD保护层；去除鳍结构的掩模和栅极结构的顶部，使得去除之后的鳍结构的顶表面和栅极结构的顶表面低于ILD层的顶表面；在其顶部被去除的栅极结构上形成顶部间隔物并且在其掩模被去除的鳍结构上形成顶部外延层；以及形成连接到顶部外延层的接触结构。
-
公开(公告)号：CN109037189A
公开(公告)日：2018-12-18
申请号：CN201810576623.1
申请日：2018-06-06
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L27/092 , H01L21/768 , H01L21/8238
Abstract: 一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件，所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。
-
公开(公告)号：CN108573999A
公开(公告)日：2018-09-25
申请号：CN201711100178.3
申请日：2017-11-09
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种集成电路装置及其制作方法。鳍型有源区在衬底上在第一水平方向上延伸。栅极线在所述鳍型有源区上在与所述第一水平方向交叉的第二水平方向上延伸。源极/漏极区在所述鳍型有源区中位于所述栅极线的一侧。绝缘盖平行于所述衬底延伸，所述栅极线及所述源极/漏极区排列在所述绝缘盖与所述衬底之间。源极/漏极触点垂直地延伸穿过所述绝缘盖，所述源极/漏极触点具有被所述绝缘盖覆盖的第一侧壁及连接到所述源极/漏极区的端部。鳍隔离绝缘单元垂直地延伸穿过所述绝缘盖而延伸到所述鳍型有源区中。所述源极/漏极区排列在所述鳍隔离绝缘单元与所述栅极线之间。
-
公开(公告)号：CN106057808A
公开(公告)日：2016-10-26
申请号：CN201610223619.8
申请日：2016-04-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L27/088 , H01L21/823475 , H01L23/485 , H01L27/0207 , H01L27/092 , H01L21/823871
Abstract: 一种半导体器件包括：设置有有源图案的衬底；横过有源图案延伸的栅电极；分别设置于栅电极之间的有源图案的上部中的源极/漏极区域；以及设置在栅电极之间并且分别电连接至源极/漏极区域的第一接触和第二接触。第一接触和第二接触以其接触中心线与相应的栅中心线间隔开第一和第二距离的方式设置。第一距离不同于第二距离。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.032 seconds)
