包括具有图案的金属层的标准单元的集成电路及其制造方法

    公开(公告)号:CN117878114A

    公开(公告)日:2024-04-12

    申请号:CN202311144560.X

    申请日:2023-09-05

    Abstract: 一种包括标准单元的集成电路,该标准单元包括:金属层,包括沿第一水平方向延伸的图案和在第二水平方向上彼此间隔开的多个轨道;以及至少一个过孔,将金属层连接到该金属层的下部图案,其中,多个轨道包括多个单元轨道和一个配电网络(PDN)轨道,其中,单元图案形成在多个单元轨道上,并且PDN图案或布线图案形成在一个配电网络(PDN)轨道上,其中,第一图案与标准单元的单元边界间隔开第一长度,并且形成在多个单元轨道中的第一单元轨道上,并且其中,第二图案与标准单元的单元边界间隔开第二长度,并且形成在多个单元轨道中的第二单元轨道上。

    包括标准单元的集成电路
    22.
    发明公开

    公开(公告)号:CN117790467A

    公开(公告)日:2024-03-29

    申请号:CN202311235147.4

    申请日:2023-09-22

    Abstract: 公开了一种包括标准单元的集成电路。所述集成电路包括:第一单元,在沿第一方向延伸的第一行中;第一电力线,在电力轨层中在第一方向上延伸,并且被配置为将第一电源电压提供给第一单元;以及第一图案,与第一行的第一边界叠置并且在第一线路层中在第一方向上延伸,其中,第一单元包括:至少一个图案,在第一线路层中在第一方向上延伸;以及至少一个晶体管,在电力轨层与第一线路层之间,并且第一图案被配置为接收第一单元的输入信号或输出信号。

    包括标准单元的集成电路及其设计方法

    公开(公告)号:CN116805626A

    公开(公告)日:2023-09-26

    申请号:CN202310296909.5

    申请日:2023-03-24

    Abstract: 一种集成电路可包括各自对应于第一电路的第一功能单元和第二功能单元,其中,第一功能单元可包括:在第一层中沿着第一网格在第一方向上延伸的第一图案和在第二层中沿着第二网格在第一方向上延伸的第二图案,在与第一方向交叉的第二方向上,第一网格可具有大于第二网格的第二间距的第一间距,并且第二功能单元可包括第一功能单元的布局,并且在第二方向上具有比第一功能单元的长度大第一间距的长度。

    半导体器件
    25.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN112993035A

    公开(公告)日:2021-06-18

    申请号:CN202010796270.3

    申请日:2020-08-10

    Abstract: 一种半导体器件包括:第一有源图案和第二有源图案、第一栅极结构、第一沟道和第二沟道以及第一源极/漏极层和第二源极/漏极层。第一有源图案和第二有源图案沿第一方向延伸,并且在第二方向上彼此间隔开。第一栅极结构在第一有源图案和第二有源图案上沿第二方向延伸。第一沟道在第一有源图案上沿第三方向彼此间隔开。第二沟道在第二有源图案上沿第三方向彼此间隔开。具有第一导电类型的第一源极/漏极层形成在第一栅极结构的一侧处以接触第一沟道。具有第二导电类型的第二源极/漏极层形成在第一栅极结构的一侧处以接触第二沟道。第一沟道和第二沟道在第二方向上的宽度不同。

    包括集成标准单元结构的集成电路

    公开(公告)号:CN112885829A

    公开(公告)日:2021-06-01

    申请号:CN202011256628.X

    申请日:2020-11-11

    Abstract: 提供了一种包括集成标准单元结构的集成电路。所述集成电路包括:第一标准单元,包括第一p型晶体管、第一n型晶体管、与第一和第二有源区相交的第一栅极堆叠、位于第一栅极堆叠的第一侧的第一延伸源极/漏极接触、位于第一栅极堆叠的第二侧的第一正常源极/漏极接触、连接到第一栅极堆叠的第一栅极通路、以及连接到第一正常源极/漏极接触的第一源极/漏极通路;与第一标准单元相邻的第二标准单元,包括第二p型晶体管、第二n型晶体管、与第一和第二有源区相交的第二栅极堆叠、以及连接到第二栅极堆叠的第二栅极通路;连接到第一栅极通路的输入布线;以及与输入布线位于相同水平高度以连接第一源极/漏极通路和第二栅极通路的输出布线。

    包括马蹄足结构导电图案的集成电路

    公开(公告)号:CN110518009B

    公开(公告)日:2023-10-24

    申请号:CN201910383239.4

    申请日:2019-05-09

    Abstract: 本公开提供了包括马蹄足结构导电图案的集成电路。该集成电路包括标准单元。标准单元可以包括多条栅线和多个第一布线。所述多个第一布线可以包括马蹄足结构导电图案,该马蹄足结构导电图案包括彼此间隔开的第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在垂直于第一方向的方向上从第一线图案的一端突出的第二线图案。所述多条栅线可以在第一方向上彼此间隔开第一节距,并且所述多个第二布线可以在第一方向上彼此间隔开第二节距。第一节距可以大于第二节距。

    半导体器件及其制造方法
    28.
    发明公开

    公开(公告)号:CN115394773A

    公开(公告)日:2022-11-25

    申请号:CN202210188963.3

    申请日:2022-02-28

    Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件可以包括:衬底,所述衬底包括在第一方向上彼此相邻并共享单元边界的第一逻辑单元和第二逻辑单元;第一金属层,所述第一金属层位于所述衬底上,所述第一金属层包括电力线,所述电力线设置在所述单元边界上以在与所述第一方向交叉的第二方向上延伸并具有平行于所述第二方向的中心线;以及第二金属层,所述第二金属层位于所述第一金属层上。所述第二金属层可以包括设置在所述第一逻辑单元和所述第二逻辑单元中的每一者上的第一上互连线和第二上互连线。所述第一上互连线可以沿着第一互连轨道在第一方向上延伸。所述第二上互连线可以沿着第二互连轨道在所述第一方向上延伸。

    提供增加的引脚接入点的集成电路及其设计方法

    公开(公告)号:CN115117052A

    公开(公告)日:2022-09-27

    申请号:CN202210130051.0

    申请日:2022-02-11

    Abstract: 公开了提供增加的引脚接入点的集成电路及其设计方法。所述集成电路包括:第一单元,所述第一单元包括在第一线路层中沿着第一轨迹在第一方向上延伸的第一下图案;以及第二单元,所述第二单元包括在所述第一线路层中沿着所述第一轨迹在所述第一方向上延伸的第二下图案,并且所述第二下图案与所述第一下图案相距所述第一线路层的最小间距或者更远,其中,所述第一下图案对应于所述第一单元的引脚,并且与所述第一下图案距所述第一单元与所述第二单元之间的边界相比,所述第二下图案距所述第一单元与所述第二单元之间的边界更远。

    集成电路
    30.
    发明公开
    集成电路 审中-实审

    公开(公告)号:CN114975423A

    公开(公告)日:2022-08-30

    申请号:CN202210136514.4

    申请日:2022-02-15

    Abstract: 一种集成电路(IC)包括:多个栅电极,在第一方向上延伸并在与第一方向正交的第二方向上排列;多个第一电源线,在第一方向上延伸以向标准单元供电,并分别被布置为与栅电极的第一侧相邻;以及多个信号线,在第一方向上延伸以传输标准单元的输入信号或输出信号,并分别被布置为与栅电极的第二侧相邻。

Patent Agency Ranking