公开(公告)号：CN1129962C

公开(公告)日：2003-12-03

申请号：CN98118558.4

申请日：1998-09-03

Applicant: 西门子公司 ,  株式会社东芝

Inventor： 彼得·韦甘德 ,  生田倍粟

IPC: H01L21/66

CPC classification number: H01L21/67248 ,  H01J37/32522 ,  H01J37/3299 ,  H01J2237/2001 ,  H01L21/67109 ,  H01L22/12 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 测量和控制半导体晶片温度的装置和方法。该装置包括处理中固定晶片的夹盘、冷却剂气体源、测量和控制处理中晶片温度的温度传感装置。晶片夹盘上表面有许多孔，氦冷却剂气体以控制速率和压力流进该孔。冷却剂气体流过夹盘上表面与晶片下侧间狭窄空间，被加热到晶片温度后通过排放管排出。温度传感装置连续测量刚被加热的冷却剂气体温度，温度传感装置产生控制到晶片的冷却剂气体流的压力和流量信号。处理过程中精确控制晶片温度，使之维持在所需的值。

公开(公告)号：CN1129187C

公开(公告)日：2003-11-26

申请号：CN98118680.7

申请日：1998-08-25

Applicant: 西门子公司

Inventor： 彼得·韦甘德 ,  德克·托本

IPC: H01L23/62 ,  H01L23/58 ,  H01L21/82

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在半导体衬底上制造电可熔断熔丝的方法，包括在半导体衬底上形成熔丝部分。熔丝部分构成在超过预定电流流过熔丝部分时能变为不导电。还包括在熔丝部分上淀积保形的第一介质材料层和在第一层上淀积第二介质材料层，以在熔丝部分上形成介质材料的凸出部分。还包括对凸出部分上进行化学机械抛光，以在凸出部分上形成穿过第二层的开口。还包括通过开口以各向同性方式腐蚀部分第一层，在熔丝部分形成微腔。还包括在第二层上淀积保形的第三介质材料层606，以封闭第二层中的开口。

公开(公告)号：CN1198591A

公开(公告)日：1998-11-11

申请号：CN98107770.6

申请日：1998-04-29

Applicant: 西门子公司

Inventor： 马赛厄斯·伊尔克 ,  德克·托本 ,  彼得·韦甘德

IPC: H01L21/82 ,  H01L21/8242 ,  H01L21/31

CPC classification number: H01L21/76819 ,  H01L21/31051 ,  H01L21/31053

Abstract: 一种使半导体结构平面化的方法,半导体结构包括一具有高外观比率外形的第一表面区和一具有低外观比率外形的第二表面区。一流动材料沉积在结构的第一和第二表面区上。材料的一部分填入高外观比率外形的间隙内,从而在高外观比率外形上形成一基本上是平的表面。一掺杂层形成于流动材料之上。掺杂层沉积在高外观比率区和低外观比率区上。低外观比率区的上表面部分比流动材料的上表面部分高。第一和第二表面部分的上部被移去。

公开(公告)号：CN1195190A

公开(公告)日：1998-10-07

申请号：CN98105197.9

申请日：1998-03-31

Applicant: 西门子公司

Inventor： 德克·托宾 ,  彼得·韦甘德

IPC: H01L21/762

CPC classification number: B81C1/00111 ,  B81C2201/0109 ,  B81C2201/0159 ,  H01L27/10852 ,  H01L28/87 ,  H01L28/88 ,  H01L28/91 ,  H01L28/92

Abstract: 一种半导体制造方法,包括:在基片表面形成垂直延伸柱以提供第一结构;在其表面沉积流动性的牺牲材料,其从柱的顶表面和侧壁流出至基片表面的相邻部分以提供第二结构;在第二结构表面沉积非牺牲材料,其与第二结构的表面形貌一致,非牺牲材料覆盖牺牲材料以及柱的侧壁和顶表面;选择性地去除牺牲材料而保留非牺牲材料,以形成具有水平组件的第三结构,且水平组件由柱的一个较低的部分支承于基片表面之上某个预定的距离处。

公开(公告)号：CN1135614C

公开(公告)日：2004-01-21

申请号：CN98105197.9

申请日：1998-03-31

Applicant: 西门子公司

Inventor： 德克·托宾 ,  彼得·韦甘德

IPC: H01L21/762 ,  H01L27/108

CPC classification number: B81C1/00111 ,  B81C2201/0109 ,  B81C2201/0159 ,  H01L27/10852 ,  H01L28/87 ,  H01L28/88 ,  H01L28/91 ,  H01L28/92

Abstract: 一种形成半导体器件结构的方法，包括：在基片表面形成垂直延伸柱以提供第一结构；在其表面沉积流动性的牺牲材料，其从柱的顶表面和侧壁流出至基片表面的相邻部分以提供第二结构；在第二结构表面沉积非牺牲材料，其与第二结构的表面形貌一致，非牺牲材料覆盖牺牲材料以及柱的侧壁和顶表面；选择性地去除牺牲材料而保留非牺牲材料，以形成具有水平组件的第三结构，且水平组件由柱的一个较低的部分支承于基片表面之上某个预定的距离处。

公开(公告)号：CN1118091C

公开(公告)日：2003-08-13

申请号：CN98107766.8

申请日：1998-04-29

Applicant: 西门子公司

Inventor： 马赛厄斯·伊尔克 ,  德克·托本 ,  彼得·韦甘德

IPC: H01L21/316 ,  H01L21/31

CPC classification number: H01L21/31051 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76837

Abstract: 一种填充半导体结构的相邻栅电极之间的间隙的方法，包括以下步骤：在此结构上方沉积自平面化材料，该材料的第一部分在栅电极之间流动以填充其间的间隙，该材料的第二部分沉积在栅电极顶部和所填间隙的上方，形成基本上为平面的表面层；在自平面化材料的第二部分中提供磷掺杂剂。

公开(公告)号：CN1099133C

公开(公告)日：2003-01-15

申请号：CN97116168.2

申请日：1997-08-08

Applicant: 西门子公司

Inventor： 彼得·韦甘德

IPC: H01L21/76

CPC classification number: H01L21/31053 ,  H01L21/76229

Abstract: 本发明提供了一种包括在形成于衬底上的器件结构之间形成绝缘隔离的步骤的制造器件的方法，该方法包括以下步骤：在衬底表面上限定有源区和无源区；在无源区中形成隔离沟槽；用高密度等离子增强化学汽相淀积在表面形成绝缘材料层，该高密度等离子增强化学汽相淀积层没有空隙地有效填充该浅沟槽并覆盖有源区；在该高密度等离子增强化学汽相淀积氧化层上形成光刻胶层并形成图案以暴露有源区，使光刻胶的边缘有效地与该高密度等离子增强化学汽相淀积氧化层的部分边缘重叠；用RIE工艺去除没被光刻胶覆盖的区域；去除上述光刻胶掩模；利用CMP步骤去除半导体衬底上等量的劈形氧化物，以得到集成电路结构的最终平面化的半导体衬底。

公开(公告)号：CN1233076A

公开(公告)日：1999-10-27

申请号：CN98125600.7

申请日：1998-12-18

Applicant: 西门子公司

Inventor： 沃尔夫冈·伯格纳 ,  马丁·高尔 ,  彼得·韦甘德

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/3212 ,  H01L23/528 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 用镶嵌法形成集成电路器件的导电互连网,在绝缘层(20A,20B)中的较宽沟槽(21)中设置绝缘栓22的阵列,以防止用化学机械抛光平面化表面时在金属导电路径中产生凹坑。

公开(公告)号：CN1213170A

公开(公告)日：1999-04-07

申请号：CN98120707.3

申请日：1998-09-23

Applicant: 西门子公司

Inventor： 德克·托本 ,  彼得·韦甘德

IPC: H01L21/768

CPC classification number: H01L23/5329 ,  H01L21/76831 ,  H01L21/76834 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种在集成电路上形成多层导体结构的方法。该方法包括形成第一导体层和在第一导体层之上形成第一介电层。该方法还包括在第一介电层之上形成第二导体层。还包括蚀刻穿过第二导体层并至少部分进入第一介电层,在第二导体层和第一介电层中形成槽,从而去除至少一部分所述介电层,在第二导体层中形成第一导体线和第二导体线。而且,该方法包括把低电容材料淀积进入槽。低电容材料代表其介电常数低于第一介电层介电常数的材料。

公开(公告)号：CN1195194A

公开(公告)日：1998-10-07

申请号：CN98105194.4

申请日：1998-03-31

Applicant: 西门子公司

Inventor： 德克·托本 ,  布鲁诺·施普勒 ,  马丁·古奇 ,  彼得·韦甘德

IPC: H01L23/522

CPC classification number: H05K3/061 ,  H01L21/32139 ,  H01L21/76838 ,  H05K1/0284 ,  H05K2201/09018 ,  H05K2203/0585

Abstract: 一种用于在一个基片上形成多条导线的方法,包括步骤:在基片的表面形成一个相对非平面的金属层;在该金属层的表面上沉积自平面化材料,以形成与相对非平面的金属层相比具有相对平面的表面的平面化层;在平面化层的表面沉积一个光致抗蚀层;对光致抗蚀层构图,使其形成掩模,以便选择性地暴露平面化层;在平面化层的暴露部分和平面化层暴露部分之下的非平面的金属层上蚀刻出沟槽,以形成导线,其中这些导线被沟槽隔离开。