一种基于P型氮化物隔离的P-GaN晶体管及其制备方法

    公开(公告)号:CN116885000A

    公开(公告)日:2023-10-13

    申请号:CN202310840388.5

    申请日:2023-07-10

    Abstract: 本申请实施例涉及半导体器件技术领域,特别涉及一种基于P型氮化物隔离的P‑GaN晶体管及其制备方法,该晶体管包括:衬底、成核层、缓冲层、沟道层、势垒层、位于势垒层上的源极和漏极、位于势垒层上的隔离层、氮化物层以及钝化层以及位于氮化物层上的栅极;源极和漏极分别与势垒层形成欧姆接触,钝化层位于源极和氮化物层之间、氮化物层与漏极之间;隔离层与沟道层形成pn结,用于耗尽沟道层中的二维电子气,形成器件之间的隔离;栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例提供一种新型器件隔离方法,取消了常规P‑GaN器件的台面刻蚀工艺,不仅减小了刻蚀损伤,还降低了成本;同时还能够降低泄漏电流,提高器件的击穿电压。

    基于离子注入的抗单粒子p-GaN晶体管及其制备方法

    公开(公告)号:CN115548090A

    公开(公告)日:2022-12-30

    申请号:CN202211023000.4

    申请日:2022-08-24

    Abstract: 本发明公开了一种基于离子注入的抗单粒子p‑GaN晶体管及其制备方法,该晶体管从下至上依次包括:衬底、成核层、缓冲层、沟道层和势垒层,且势垒层上表面的两端部分别设置有源极和漏极,源极和漏极之间设置有p‑GaN层;p‑GaN层上设置有栅极;p‑GaN层与源极以及与漏极之间均设置有钝化层;p‑GaN层的上端部两边缘部位设置有离子注入区,离子注入区注入的离子为氟离子、氮离子、氩离子中的任一种。本发明的方案,可以很大程度地缓解边缘处的峰值电场,并减小边缘反向漏电流,提高击穿电压,从而增强抗单粒子效应的能力,避免宇宙中高能粒子击穿的风险,提高航空电源系统的工作寿命及可靠性。

    一种晶体管及其制备方法
    13.
    发明公开

    公开(公告)号:CN115472691A

    公开(公告)日:2022-12-13

    申请号:CN202211032435.5

    申请日:2022-08-26

    Abstract: 本申请属于半导体技术领域,特别是涉及一种晶体管及其制备方法。常规器件电场集中使得器件击穿电压低,抗单粒子特性很差,因此限制P‑GaNHEMT器件在高压工作模式和宇航环境的应用。本申请提供了一种晶体管,包括本体,所述本体包括氮化物材料层,所述氮化物材料层包括相互连接的N型氮化物材料层和P型氮化物材料层,所述N型氮化物材料层设置于所述P型氮化物材料层上,所述P型氮化物材料层一侧、第一钝化层与源极依次连接,所述P型氮化物材料层另一侧、第二钝化层与漏极依次连接,所述N型氮化物材料层与所述漏极相向设置。提高器件的击穿电压以及抗单粒子特性。

    一种凹槽型肖特基源p-GaN晶体管及其制备方法

    公开(公告)号:CN118472023A

    公开(公告)日:2024-08-09

    申请号:CN202410540237.2

    申请日:2024-04-30

    Abstract: 本发明公开了一种凹槽型肖特基源p‑GaN晶体管及其制备方法,涉及半导体技术领域,该p‑GaN晶体管包括:栅极、源极、漏极、外延结构、钝化层和凹槽肖特基源结构;外延结构包括势垒层以及位于势垒层表面的p‑GaN层,源极与漏极相对设置于p‑GaN层的两侧,栅极位于p‑GaN层上,钝化层覆盖于源极、栅极、漏极和势垒层的表面,凹槽肖特基源结构包括:与势垒层形成肖特基接触的肖特基源金属以及位于势垒层靠近p‑GaN层一侧表面的凹槽。本发明既保证了器件原本的导通特性,又可以选择性地控制刻蚀深度,进而调节沟道内部2DEG浓度来达到提升短路能力的效果,防止器件在电路应用中短路故障时损坏。

    一种单片集成的全GaN共源共栅场效应晶体管及其制备方法

    公开(公告)号:CN118173558A

    公开(公告)日:2024-06-11

    申请号:CN202410153176.4

    申请日:2024-02-02

    Abstract: 本申请实施例涉及半导体器件技术领域,特别涉及一种单片集成的全GaN共源共栅场效应晶体管及其制备方法,该晶体管包括:衬底、成核层、缓冲层、沟道层和势垒层;势垒层包括第一区和第二区;第一区上开设贯穿势垒层的栅下凹槽,栅下凹槽内依次设有栅下增强层、第一栅极,栅下增强层为槽状结构,第一栅极位于栅下增强层的上方,且栅下增强层包覆第一栅极的底面和部分侧面;栅下增强层的底面与势垒层底面齐平,第二区设有第二栅极;第一区和第二区上均设有源极和漏极。本申请采用增强型GaN器件取代Si MOSFET,从而解决器件在快速开关时产生不希望的振荡的问题,并提高开关速度,同时由于器件的高压部分由耗尽型GaN来承担,使得器件具备较高的可靠性。

    一种抗单粒子效应的高电子迁移率晶体管及其制备方法

    公开(公告)号:CN115472688A

    公开(公告)日:2022-12-13

    申请号:CN202211012775.1

    申请日:2022-08-23

    Abstract: 本申请实施例涉及半导体器件技术领域,特别涉及一种抗单粒子效应的高电子迁移率晶体管及其制备方法,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层,且氮化物层位于源极和漏极之间;位于氮化物层两侧的增强钝化层,增强钝化层覆盖氮化物层的侧壁和至少部分顶壁;位于氮化物层上的栅极,栅极的底部与增强钝化层接触,且栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决现有的高电子迁移率晶体管在长时间的辐照环境下单粒子烧毁加速导致的器件发生提前击穿的问题。

Patent Agency Ranking