一种时间触发以太网固化点并行监测装置及其方法

    公开(公告)号:CN107453939A

    公开(公告)日:2017-12-08

    申请号:CN201710453473.0

    申请日:2017-06-15

    CPC classification number: H04L43/08 H04L43/0852 H04L43/12

    Abstract: 本发明公开了一种时间触发以太网固化点并行监测装置及其方法,包括监测控制单元,监测控制单元与多个固化点监测单元连接;其中固化点监测单元向监测控制单元发送对应的监测单元状态输出,监测控制单元通过监测单元状态输出更新对应的监测单元状态,组状态模块为所有的监测单元状态的集合;监测控制单元向固化点监测单元发送监测单元启动信号;其中固化点监测单元包括比较单元,与比较单元连接的时钟选择单元和数据存储单元。通过能够独立完成固化点监测的单元,以及对固化点监测单元的检索、释放以及配置方法,实现对大量固化点的并行监测。

    一种透明时钟测量装置
    12.
    发明公开

    公开(公告)号:CN107425936A

    公开(公告)日:2017-12-01

    申请号:CN201710453475.X

    申请日:2017-06-15

    CPC classification number: H04J3/0682 H04J3/0658 H04L43/0858

    Abstract: 本发明公开了一种透明时钟测量装置,包括测量节点,测量节点包括发送\接收调度模块,发送\接收调度模块与MAC模块和发送等待计时模块连接;发送等待计时模块与组帧模块连接,组帧模块与同步处理模块连接;固化排队模块、固化计算模块和同步处理模块顺序单向连接;其中组帧模块与MAC模块连接,固化排队模块与MAC模块连接;其中MAC模块与PHY模块双向连接。采用纯硬件设计能够实现纳秒级测量精度,提升网络时钟同步质量。

    一种基于外时钟源的时间触发以太网时钟同步方法及系统

    公开(公告)号:CN118487694A

    公开(公告)日:2024-08-13

    申请号:CN202410691659.X

    申请日:2024-05-30

    Abstract: 本发明公开了一种基于外时钟源的时间触发以太网时钟同步方法及系统,属于时钟同步技术领域,该方法在SM节点上部署时间映射模块,基于时间映射模块将外时钟源映射为本地时钟和整合周期,通过计算偏差对时钟进行修正,因此,在SM上将外时钟源的不归零绝对时间映射为AS6802的同步时间,使AS6802和外时钟源同步。并由PCF携带该外部时间信息,由SC对外时钟源时间信息进行恢复,最终使TTE全网节点均和外时钟源同步,且均具备提供外时钟源同步时钟的能力,以支撑全系统、跨网络的高精度时钟同步需求,本发明提出的方法能够解决现有技术存在的问题。

    一种以太网通信协议栈系统及实现方法

    公开(公告)号:CN111726361B

    公开(公告)日:2022-02-22

    申请号:CN202010567481.X

    申请日:2020-06-19

    Inventor: 卢飞 曲超 徐丹妮

    Abstract: 本发明公开了一种以太网通信协议栈系统及实现方法,采用MAC数据仲裁模块对接收数据进行解析得到接收数据的数据类型,然后对不同类型数据采用专有模块进行数据校验,采用IP接收模块、ARP接收模块或ICMP接收模块分别对不同类型数据进行解包处理,采用实时校验,减小协议栈时间开销,最后利用MAC数据仲裁模块用于对IP发送模块、ARP发送模块和ICMP发送模块发送数据进行优先级仲裁发送,本发明结构简单,延迟低、易扩展,实现简单,传输数据时,同步进行校验,耗时较小,将逻辑设计映射到可编程逻辑器件中实现,并对协议栈功能进行测试,测试结果表明本发明具有很好的可实施性,且性能满足预期,适用于不具备标准软件协议栈的以太网通信领域。

    网络同步方法、系统、节点设备及可读存储介质

    公开(公告)号:CN111654419B

    公开(公告)日:2022-02-11

    申请号:CN202010568538.8

    申请日:2020-06-19

    Abstract: 本发明属于通信网络领域,公开了一种网络同步方法、系统、节点设备及可读存储介质,所述网络同步方法包括:当当前节点接收报文后,提取报文中的源IP,采用网段最小IP与源IP中的较小者更新网段最小IP;将网段最小IP与当前节点的自身IP比较,当当前节点的自身IP大于网段最小IP时,当前节点定义为该网段内的从节点,将网段最小IP对应的节点定义为该网段内的主节点;将当前节点在该网段内的所有端口均定义为从端口,测量当前节点在该网段内每个从端口与主节点之间的链路延迟值,进而得到当前节点的时钟修正值,通过当前节点的时钟修正值进行同步。能够实现环形网络拓扑、交换型网络拓扑、冗余型网络拓扑及多种拓扑的混合组网的网络同步。

    一种嵌入式系统的软件自适应的多功能控制器

    公开(公告)号:CN110399317B

    公开(公告)日:2020-12-25

    申请号:CN201910636303.5

    申请日:2019-07-15

    Abstract: 本发明公开了一种嵌入式系统的软件自适应的多功能控制器,包括总线接口模块、全局多路总线接口转换模块、全局寄存器控制模块以及功能模块;总线接口模块包括若干类型的总线接口单元,功能模块包括若干类型的功能单元,所有总线接口单元、全局寄存器控制模块和所有功能单元均与全局多路总线接口转换模块双向连接;总线接口模块、全局多路总线接口转换模块、功能模块以及全局寄存器控制模块中均设置全局宏定义配置模块和全局参数配置模块。总线接口单元和功能单元不需要重新设计;同时,驱动软件在获取该控制器中相关参数的情况下可以实现软件自适应功能,软件功能不需要重新设计,大大降低了嵌入式计算机的设计周期短和设计成本。

    一种周期通信网络的链路延时测量方法、系统及FPGA

    公开(公告)号:CN111628914A

    公开(公告)日:2020-09-04

    申请号:CN202010568541.X

    申请日:2020-06-19

    Abstract: 本发明属于链路测量领域,公开了一种周期通信网络的链路延时测量方法、系统及FPGA,所述测量方法包括:向Master发送测量请求报文,记录测量请求报文发送时刻;获取Master接收测量请求报文时的测量请求报文接收时刻;接收Master发送的第一应答报文和第二应答报文,记录第一应答报文接收时刻和第二应答报文接收时刻;获取Master发送第一应答报文时的第一应答报文发送时刻;根据上述时刻以及周期长度得到链路延时。通过增加了一次应答报文的交互,进而能够得到报文传输间隔累计的时钟偏差大小,相较于现有直接将该时钟偏差认为0的方式,极大的提升了链路延时的测量精度。

    一种多类型测试序列的测试向量生成和检测系统及方法

    公开(公告)号:CN110120856A

    公开(公告)日:2019-08-13

    申请号:CN201910355524.5

    申请日:2019-04-29

    Abstract: 本发明公开了一种多类型测试序列的测试向量生成和检测系统及方法,包括测试向量生成单元和测试向量检测单元;测试向量生成单元包括测试向量控制单元和测试序列发生单元;测试向量控制单元用于完成测试模式的选择与切换,以及滤波器的初值配置;测试向量检测单元,用于接收PRBS31、Pattern1和Pattern2三种测试序列,对接收端获得的数据进行解扰,比较接收到的测试向量是否为正确的伪随机序列,并记录错误次数进行反馈。本发明中的PCS子层测试向量管理方法稳定适用于常用高速以太网通信控制器;本发明可以工作在方波、PRBS9、PRBS31、Pattern1和Pattern2五种测试序列模式下,应用范围广,可以满足不同以太网链路测试平台的要求。

    一种不同网络之间的跨网时钟同步通信装置及方法

    公开(公告)号:CN107483134B

    公开(公告)日:2019-04-16

    申请号:CN201710454773.0

    申请日:2017-06-15

    Abstract: 本发明公开了一种不同网络之间的跨网时钟同步通信装置及方法,包括网关节点,网关节点包括主网协议控制单元,主网协议控制单元、跨网时钟同步单元和子网协议控制单元单向通信连接;主网协议控制单元、跨网通信调度单元和子网协议控制单元双向通信连接;所述主网协议控制单元与主网网络双向通信连接;所述子网协议控制单元与子网网络双向通信连接。通过设计耦合不同网络的网关节点,实现不同网络之间的跨网时钟同步和跨网时间触发通信;具体的该通信装置能够耦合TTE和FlexRay的网关节点,实现TTE和FlexRay的跨网时钟同步和跨网时间触发通信。

    一种基于描述符的PCIE总线DMA控制器及数据传输控制方法

    公开(公告)号:CN109471816A

    公开(公告)日:2019-03-15

    申请号:CN201811314380.0

    申请日:2018-11-06

    Abstract: 本发明提供一种基于描述符的PCIE总线DMA控制器及数据传输控制方法,包括:TLP发送引擎、TLP接收引擎、接口访问控制模块、DMA传输控制模块、描述符访问控制模块、多DMA通道控制模块、控制状态寄存器、DMA通道缓存。本发明设计的DMA控制器的DMA传输过程完全由描述符控制实现,提高数据带宽和传输效率;DMA数据传输可配置多个DMA通道,且每个DMA通道的优先级、传输触发阈值和超时时间均可编程,能够保证数据传输按照高低优先级传输的同时,保证特定通道的数据传输实时性;所有DMA通道的上传/下发数据缓存可实现动态管理,实现多通道DMA并发传输,保证DMA传输带宽使用效率。

Patent Agency Ranking