-
公开(公告)号：CN114697270B
公开(公告)日：2023-06-27
申请号：CN202210313176.7
申请日：2022-03-28
Applicant: 西安微电子技术研究所
IPC: H04L47/2425 , H04L47/31 , H04L47/24 , H04L47/10 , H04L69/22
Abstract: 本发明提供一种基于EPA网络模型的仲裁方法、系统、设备及介质，降低了系统实现复杂度，减小通信开销，提高仲裁效率。包括如下步骤：在每个节点发送的周期报文中加入优先级字段标记出各个节点在当前宏周期内的非周期数据的优先级和IP地址；在宏周期的周期段，每个节点监听其他节点的周期数据，并解析周期报文中的优先级和IP地址；比较周期报文中的优先级和IP地址与其他节点要发送的非周期数据的优先级和IP地址，并根据比较结果对当前宏周期内该节点是否有发送权发送非周期数据进行仲裁，仲裁完成。
-
公开(公告)号：CN111654419B
公开(公告)日：2022-02-11
申请号：CN202010568538.8
申请日：2020-06-19
Applicant: 西安微电子技术研究所
IPC: H04L43/0852 , H04J3/06
Abstract: 本发明属于通信网络领域，公开了一种网络同步方法、系统、节点设备及可读存储介质，所述网络同步方法包括：当当前节点接收报文后，提取报文中的源IP，采用网段最小IP与源IP中的较小者更新网段最小IP；将网段最小IP与当前节点的自身IP比较，当当前节点的自身IP大于网段最小IP时，当前节点定义为该网段内的从节点，将网段最小IP对应的节点定义为该网段内的主节点；将当前节点在该网段内的所有端口均定义为从端口，测量当前节点在该网段内每个从端口与主节点之间的链路延迟值，进而得到当前节点的时钟修正值，通过当前节点的时钟修正值进行同步。能够实现环形网络拓扑、交换型网络拓扑、冗余型网络拓扑及多种拓扑的混合组网的网络同步。
-
公开(公告)号：CN111628914A
公开(公告)日：2020-09-04
申请号：CN202010568541.X
申请日：2020-06-19
Applicant: 西安微电子技术研究所
IPC: H04L12/26
Abstract: 本发明属于链路测量领域，公开了一种周期通信网络的链路延时测量方法、系统及FPGA，所述测量方法包括：向Master发送测量请求报文，记录测量请求报文发送时刻；获取Master接收测量请求报文时的测量请求报文接收时刻；接收Master发送的第一应答报文和第二应答报文，记录第一应答报文接收时刻和第二应答报文接收时刻；获取Master发送第一应答报文时的第一应答报文发送时刻；根据上述时刻以及周期长度得到链路延时。通过增加了一次应答报文的交互，进而能够得到报文传输间隔累计的时钟偏差大小，相较于现有直接将该时钟偏差认为0的方式，极大的提升了链路延时的测量精度。
-
公开(公告)号：CN110175056A
公开(公告)日：2019-08-27
申请号：CN201910460780.0
申请日：2019-05-30
Applicant: 西安微电子技术研究所
IPC: G06F9/445
Abstract: 本发明公开了一种异构平台远程动态加载多目标FPGA的控制装置及控制方法，属于嵌入式系统通信领域。一种异构平台远程动态加载多目标FPGA的控制装置，包括主控器、闪存、加载控制FPGA和EEPROM；闪存用于存储加载目标FPGA的镜像文件；主控器用于向加载控制FPGA发送加载控制命令并从闪存中读取加载目标FPGA的镜像文件发送给加载控制FPGA；加载控制FPGA用于接收并执行加载控制命令，选择加载目标FPGA并产生该加载目标FPGA的被动加载时序，完成对加载目标FPGA的程序加载。本发明的异构平台远程动态加载多目标FPGA的控制方法具有加载操作简单、加载目标灵活、加载成功率高特点。
-
公开(公告)号：CN107483134B
公开(公告)日：2019-04-16
申请号：CN201710454773.0
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: H04J3/06
Abstract: 本发明公开了一种不同网络之间的跨网时钟同步通信装置及方法，包括网关节点，网关节点包括主网协议控制单元，主网协议控制单元、跨网时钟同步单元和子网协议控制单元单向通信连接；主网协议控制单元、跨网通信调度单元和子网协议控制单元双向通信连接；所述主网协议控制单元与主网网络双向通信连接；所述子网协议控制单元与子网网络双向通信连接。通过设计耦合不同网络的网关节点，实现不同网络之间的跨网时钟同步和跨网时间触发通信；具体的该通信装置能够耦合TTE和FlexRay的网关节点，实现TTE和FlexRay的跨网时钟同步和跨网时间触发通信。
-
Patent Agency Ranking
公开(公告)号：CN107342834A
公开(公告)日：2017-11-10
申请号：CN201710527918.5
申请日：2017-06-30
Applicant: 西安微电子技术研究所
IPC: H04J3/06
CPC classification number: H04J3/0638 , H04J3/0652
Abstract: 本发明公开了一种面向时间触发通信的多通道自适应时钟修正算法，采用网络同步要素甄别算法对每个独立的通道进行同步报文分类，各通道并行执行算法，节约报文预处理时间开销；采用最优置换算法对每个独立的通道进行同类报文选优，存储最优报文的同步要素，最大限度节约存储资源；采用多通道平均算法进行修正值计算，自动识别当前通道数量，综合各通道最优同步要素计算得出精确的时钟修正值。
-
公开(公告)号：CN109412968B
公开(公告)日：2023-04-07
申请号：CN201811169385.9
申请日：2018-10-08
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种时间触发以太网端节点的冗余通信接收管理系统及方法，系统包括报文控制信息捕获模块、完整性检查模块、控制信息时序重排模块、冗余管理模块、控制信息FIFO模块、可冲刷接收FIFO模块和接收数据分发模块；方法包括时间触发/速率受限报文数据时和标准报文数据时的接收管理方法。本发明的接收报文在完成顺序完整性检查的同时，还能对时间触发网络报文进行时间完整性检查，功能可配置；通过网络报文的时序重排，简化了冗余管理模块的设计，可自适应支持单通道、双通道、三通道以及更多通道的网络报文的冗余管理，有效的将冗余帧和非冗余帧进行区分和处理；采用的可冲刷的接收FIFO缓存方式实现流水线式报文数据处理，执行效率高。
-
-
公开(公告)号：CN109861921B
公开(公告)日：2022-08-02
申请号：CN201910054248.9
申请日：2019-01-21
Applicant: 西安微电子技术研究所
IPC: H04L47/193 , H04L47/628
Abstract: 本发明公开了一种面向以太网的自适应动态流控制系统及方法，属于数据通信技术领域，包括依次连接的高速协议处理模块、高速数据缓存模块、校验和生成模块、发送控制模块和40G以太网MAC模块，40G以太网MAC模块与对端网络设备连接；其中校验和生成模块包括依次连接的UDP协议包头封装模块、IP协议包头封装模块和乒乓缓存FIFO，乒乓缓存FIFO与发送控制模块连接。通过采用状态监测算法和流控方法，自动确定发送数据的帧长和帧间隔，自适应启动、暂停、结束发送数据填充过程，实现40G以太网发送带宽利用最大化。
-
公开(公告)号：CN110175056B
公开(公告)日：2022-02-11
申请号：CN201910460780.0
申请日：2019-05-30
Applicant: 西安微电子技术研究所
IPC: G06F9/445
Abstract: 本发明公开了一种异构平台远程动态加载多目标FPGA的控制装置及控制方法，属于嵌入式系统通信领域。一种异构平台远程动态加载多目标FPGA的控制装置，包括主控器、闪存、加载控制FPGA和EEPROM；闪存用于存储加载目标FPGA的镜像文件；主控器用于向加载控制FPGA发送加载控制命令并从闪存中读取加载目标FPGA的镜像文件发送给加载控制FPGA；加载控制FPGA用于接收并执行加载控制命令，选择加载目标FPGA并产生该加载目标FPGA的被动加载时序，完成对加载目标FPGA的程序加载。本发明的异构平台远程动态加载多目标FPGA的控制方法具有加载操作简单、加载目标灵活、加载成功率高特点。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.03 seconds)
